Thiết kế mạng tiếp điện tạo 4 búp sóng dùng ma trận Butler
4.2.4 Ma trận Butler
Sau khi đã thiết kế và mô phỏng được bộ ghép lai, chúng ta tiến hành ghép nối để tạo ma trận Butler 4x4. Thiết kế mạch in cuối cùng được cho trong hình 4.11. Trong mô hình này, tín hiệu tới được đưa vào cổng 1, 2, 3 hoặc 4 và được chia ra ở 4 cổng ra 5, 6, 7, hoặc 8 với biên độ bằng nhau và pha tuân theo một quy luật nhất định như miêu tả trong chương 2. Trong thiết kế này cần lưu ý đánh số thứ tự đầu ra một cách hợp lý để được phân phối về pha như mong muốn. nhờ việc không sử dụng các bộ Crossover nên chúng ta không gặp khó khăn trong vấn đề căn chỉnh, hơn nữa lại tránh được một sự suy hao không đáng có.
Hình 4.11: ma trận Butler 4x4 đề xuất
Hình 4.12 là kết quả mô phỏng tổn hao ngược và độ cách ly với các cổng khác tại cổng 1 và cổng 3 khi các cổng khác được phối hợp. Từ kết quả này nhận thấy tồn hao ngược và cách ly là tốt hơn -15dB với mức biên độ tương đối ở các cổng ra là (-70.3) dB. Do có suy hao gây ra bởi nhiều yếu tố như điện môi, sự không hoàn hảo của vật dẫn, sự phối hợp trở kháng không thể hoàn hảo nên chúng ta không bao giờ đạt được một mức chia đầu ra là -6dB. Tôi đã tham khảo các bài báo và nhận thấy đây là một kết quả tốt. Tuy nhiên kết quả mới chỉ dừng lại ở mức mô phỏng mà chưa có điều kiện đo đạc thực tế.
Hình 4.12a: tổn hao ngược và cách ly tại cổng 1.
Hình 4.12c: Hiệu số pha tại các đầu ra khi cổng 1 được tiếp điện.
Hình 4.12c là kết quả mô phỏng hiệu số pha giữa các đầu ra khi cổng 1được tiếp điện. Ở đây, các biểu thức hiệu số pha sử dụng trong mô phỏng được định nghĩa như sau:
Phase(S16/S15) Phase(S17/S16) Phase(S18/S17) Từ hình 4.12c nhận thấy lỗi pha gây ra tại cổng 1 là .
Hình 4.13a, 4.13b, 4.13c là các kết quả tương tự tại cổng vào 3. Các kết quả mô phỏng cho cổng 2 và cổng 4 cũng tương tự như ở cổng 1 và cổng 3.
Hình 4.13a: Tổn hao ngược và cách ly khi cổng 3 được tiếp điện.
Hình 4.13c: Hiệu số pha giữa các đầu ra khi cổng 3 được tiếp điện.
Các hiệu số pha sử dụng cho mô phỏng ở cổng 3 là: Phase(S37/S36)
Phase(S37/S36) Phase(S38/S37)
Từ hình 4.13c nhận thấy lỗi pha gây ra khi cổng 3 được tiếp điện là .
Hình 4.14 và 4.15 là các kết quả mô phỏng cho cổng 2 và 4. Nhận thấy kết quả thu được cũng tương tự như ở cổng 1 và cổng 3.
Hình 4.14a: tổn hao ngược và cách ly khi cổng 2 được tiếp điện.
Hình 4.14c: hiệu số pha giữa các đầu ra khi cổng 2 được tiếp điện
Các biểu thức cho hiệu số pha ở cổng 2 là: Phase(S26/S25) Phase(S27/S26) Phase(S28/S27)
Hình 4.15b: Tổn hao ngược và biên độ các đầu ra khi cổng 4 được tiếp điện
Hình 4.15c: hiệu số pha giữa các đầu ra khi cổng 4 được tiếp điện
Các biểu thức cho hiệu số pha được định nghĩa ở cổng 4 là: Phase(S46/S45)
Hình 4.16: phân bố dòng khi cổng 1 được tiếp điện.
4.3 Kết luận
Chương này trình bày một số kết quả mô phỏng về phân bố biên độ và pha của bộ ghép lai, trên cơ sở đó đã mô phỏng được ma trận Butler 4x4 thõa mãn cho băng tần 3G ở Việt Nam. Đó là đạt được sự chia công suất phẳng ( và lỗi pha nhỏ (chưa đến 6%) trên toàn bộ băng thông.