- Dùng sơ đổ ; bảng chức nâng, bảng đẩu vào kích, bảng Karnaugh.
5 Flip FlopRS chuyển đổi thành Flip Flop JK, D, T, T’ Phương trình đặc trưng của Flip Flop RS :
= s + RQ" RS = 0 RS JK JK : = JQ" + KQ" So sánh, ta có : s = JQ" R = K Bảng 5 - 2 - 1 1 : BẢNG sử DỤNG RS — JK Q" J K Q” R s 0 0 0 0 X 0 0 0 1 0 X 0 0 1 0 1 0 1 0 1 1 1 0 i 1 0 0 1 0 X 1 0 1 0 1 0 1 1 0 1 0 X 1 1 1 0 1 0 \ JK qV ' 00 01 11 10 X - 00 01 11 10 Hình 5 -2 -2 3 , M ạch Flip Flop từ RS trỏ thành JK.
Vì điều kiện ràng buộc RS = 0 nên ta phải kiểm trạ Khi J = K = 1 ; Q" = 0 thì
R = I ^ = 1
s = JQ" = 1
Không thỏa mân RS = 0. Ta biến đổi lại
= JQ" + KQ"X X 1 1 0 0 0 1 1 X X 1 1 0 0 0 1 1 = JQ" + KQ"Q" 0 1 1 0 1 X 0 0 X So sánh lại, ta cd : (a) (b) s = JQ" R = KQ" (5-2-18) Hình S -2 -2 4 . Bảng Karnaugh : a) R ; b) s
Hình 5 -2 -2 3 trên đây là mạch điện chuyển đổi RS -> JK (thỏa mãn điều kiện ràng buộc RS = 0)
I k ctí t h ể n h ậ n đ ư ợ c c ù n g m ộ t k ế t q u ả n h ư t r ê n b ằ n g p h ư ơ n g p h á p d ù n g 3Ơ đ ổ
dưới đây ;
Xây dựng bảng sử dụng RS -* JK (bảng 5 -2 -1 1 ). Tìm logic chuyển đổi bàng bảng Karnaugh (hình 5 -2 -2 4 ). Chú ý điểu kiện ràng buộc RS = 0 khi xây dựng bảng 5 -2 -1 1 .
Tương tự, ta tỉm logic chuyển đổi RS -> D RS -* T RS -H» T’ 3) R s D R = D s = D R = T Q " s = TQ" R = Q" s = Q" (5-2-19) (5-2-20) (5-2-21) b ) T /e > C P Q c ) T '
Hinh 5 -2 -2 5 . M ạch điện chuyển đổi Flip Flop từ RS trỏ thành : a ) D ; b) T : c) T ’.
5.3. ĐẶC TÍNH CÔNG TÁC XUNG VÀ CHỈ TIÊU CHỦ YẾU CỦAFLIP FLOP FLIP FLOP
5.3.1. Đặc tính công tác xung của Flip Flop
Muốn sử dụng chính xác FF, không những cẩn hiểu chức năng logic của FF, mà còn cẩn nám vững đặc tính công tác xung của FF, tức là những yêu cẩu mà FF đưa ra cho xung đồng hổ, tín hiệu đầu vào và sự phối hợp giữa chúng.
1) Đặc tính công tác xung cùa Flip Flop D
Xét mạch FF D trên hình 5 -1 -1 4 (mục 5 -1 -6 ), trước khi xuất hiện xung đổng hổ thĩ mạch điện ở trạng thái 'chuẩn bị. Lúc này, mức tín hiệu đầu vào D quyết định mức đầu ra của các cổng E, F. Khi xuất hiện sườn trước xung đổng hổ, trạng thái đầu ra của các cổng E, F thồng qua các cổng c, D điều khiển FF chuyển trạng tháị Vậy mức đầu ra E, F phải đạt đến trạng thái ổn định trước lúc xuất hiện sườn trước xung đổng hổ. Nhưng từ lúc bát đẩu ctí tín hiệu ở đẩu vào D đến lúc
đầu ra các cổng E, F đa ổn định phải qua một khoảng thời gian, gọi là thời gian xác lập của FF. Vậy tín hiệu đấu vào phải đến sớm khoảng so với xung đồng hổ CR
Từ hình 5 -1 -1 4 ta thấy rằng kể từ tín hiệu đốn đầu vào D, thì đẩu ra F ổn định phải sau thời gian trễ truyền đạt 1 cấp cổng tpjj, đẩu ra E ổn định phải sau thời gian trễ truyền đạt 2 cấp cổng 2tpjj, vậy thời gian xác lập của Flip Flop D là
= 2tpjj. Tiếp theo, từ khi xuất hiện sườn trước CP cho đến khi FF hoàn thành chuyển đổi, tức là đến khi trạng thái mới đã ổn định, là khoảng thời gian trễ truyền đạt của FF (tpjj). Giả sử trạng thái ban đầu của FF là 1, mức đầu ra cổng E là thấp, mức đẵu ra cổng F là cao! Thế thì dễ dàng thấy rằng, xung đẩu ra cổng D chậm sau CP thời gian trễ truyên đạt 1 cấp cổng làm cho cổng B từ thông sang ngắt với thời gian trễ truyén đạt bản thân cổng B. Cổng A cũng chuyển từ ngắt sang thông với thời gian trễ truyền đạt bản thân cổng Ạ Vậy đẩu ra Q, chuyển trạng thái từ mức thấp lên cao có thời gian trễ tp|(j tương đối ngấn hơn so với thời gian đẩu ra Q chuyển trạng thái từ mức cao xuống thấp tp^i (tp|h = 2tpj,
Ngoài ra, để bảo đảm FF chuyển đổi tin cậy, tín hiệu đầu vào cần có thời gian tác dụng đủ dàị Khi D = 0, kể từ khi bắt đấu sườn dương của CP, phải sau tp^ thì cổng D mới đưa ra mức thấp ; mức logic này phản hổi đến đầu vào cổng F mới sinh ra tác dụng duy trì nguyên trạng ngăn trở chuyển đổị Trước lúc đạt đến sự Ổn định này, tín hiệu đẩu vào không được phép thay đổi, nếu ngược lại, trạng thái mới của tín hiệu đấu vào cd thể phá hoại sự chuyển đổi bỉnh thường vốn ctí. Vậy sau khi xuỗt hiện sườn trước CP, tín hiệu đẩu vào cần phải duy trì thêm một thời gian, gọi là thời gian duy trl Trong trường hợp D = 0 thỉ = tpjj.
líhi D = 1, sau khi xuẵt hiện sườn trước CP một khoảng thời gian là thì cổng c đưa ra mức logic thấp, làm cho D, E bị khda, sinh ra tác dụng ổn định. Mật khác, sự biến đổi mức tín hiệu đầu vào cũng cồn một khoảng thời gian như thẾ (tpj) để tác động đến D, Ẹ Vậy cho phép tín hiệu vào thay đổi ngay sau khỉ kết thúc sườn trước xung đổng hổ CP, tức là tị^ = 0.
Sau khi xét .cả hai trường hợp D = 0, D = 1, ta thấy thời gian duy trì tín hiệu đẩu vào của FF D cẩn thiết là = tpj.
Căn cứ vào thời gian trễ đầu ra FF chuyển trạng thái tpjj| và thời gian xác lập ta cố thể biết độ rộng cẩn thiết của xung đổng hổ. Dộ rộng (theo mức cao) t^j.j của CP phải lớn hơn tpjj| để phẩn mạch RS cơ bản trong FF D chuyển đổi tin cậỵ Độ rộng (theo mức thấp)
lớn hơn để bảo đảm tín hiệu đầu vào đủ thời gian ổn định đẩu ra cổng E, F trước khi xuất hiện sườn dương của CP. Vậy chu kì xung CP
CP-A - A - a --- r—r ỉset %\ ■wn tữht
phải lớn hơn tpj^j + 'sei> tức là tần số cực đại của Kinh 5 - 3 - 7 . Dạng sóng cùa FFD. (Iheo mạch hình 5“ 1-14)
CP bị hạn chế nhỏ hơn ---— . v í dụ, = 20ns, t +■ = 5 t^ = lOOns,
Shl ^sei ^ ^ ‘
fmax = 10MHz.
Xem hình 5 -3 -1 biểu thị quan hệ thời gian vừa trình bày trên đâỵ
2) Đặc tính công lác xung của FF master slave
Xét mạch FF hỉnh 5 -1 -1 1 (mục 5 -1 -4 ).
Khí xuất hiện sườn dương c p thỉ tín hiệu đẩu vào J, K tác động đến master. Vỉ J, IC, CP đổng thời nối đến các cổng E, H nên tín hiệu đẩu vào chỉ cần xuất hiện không chậm hơn sự xuất hiện sườn dương CP, vậy t,'set 0.
Sau khi xuất hiện sườn dương CP
Sự chuyển đổi của master chỉ hoàn thành sau thời gian trễ truyền đạt 2 cấp cổng NORAND. Nếu thời gian trễ truyển đạt của cổng NORAND bằng 1,4 lẩn của cổng NAND thì độ rộng (theo mức cao) của xung đổng hổ CP cẩn thiết l à :
tvvH ^ 2,8 tpj
Sau khi xuất hiện sườn âm CP, Slave chuyển đổi, đầu vào master bị khđa, nên tín hiệu đẩu vào J, K cò thể không cẩn duy trì, tức là t , = 0
Kể từ khi bắt đẩu ^ ò n âm CP, cho đến khi Ổn định trạng thái Q, Q là thời gian trễ truyỗn đạt. Vì xnạch điện các cổng c, D rất đơn giản, ta cđ thể cho ràng thời gian trễ truyền đạt của chúng bàng nửa của cổng NAND. Vậy
đ ỏ
^pỉt/
Sih = i-5tpd> V i =
rộng (theo mức thấp) của CP cẩn thiốt là ;
Hình 5 - J - 2 . Dạng sóng của FFJK masteĩ-síavc. (Iheo mạch hỉnh 5 - 1 - ỉ l )
■•phr
Do đđ, yêu cẩu đối với xung đổng hổ
mìn = = 2,8tp^ + 2,5tp^ = 5,3tp^, 1 max 5 ,3 1 pd
Hỉnh 5 -3 -2 biểu thị quan hệ thời gian.