- Tìm logic phản hổi Vẽ sơ đổ logic
e)Ma trận nhó Các phẩn từ nhớ của RAM thường được
từ nhớ của RAM thường được bố trí dạng ma trận, gọi là ma trận nhớ. Đẩu ra bộ giải mă địa chi điểu khiển sự nối / ngất giữa phân tử nhớ trong ma trận với đẩu vào / ra của bộ nhớ. Phẩn tử nhớ tương ứng với địa chỉ được giải mă được nối thống, những phẩn tử khác bị ngát. Hình 6 -5 -2 là ma trận nhớ và bộ giải mã địa chỉ của RAM 1024 X 1. Ma trận này cđ hỉnh thức kết cấu nhiều từ 1 bit, cấu trúc thành ma trận 32 X 32, mỗi khối vuông nhỏ trong hình vẽ là một phẩn tử nhớ ; sự nổi thông với mạch ngoài của phẩn tử nhớ do tín hiệu đẩu ra bộ giải mâ địa chỉ điểu khiển. Cđ 10 dây địa chi, tương ứng 1024 địa chỉ của
ráơ dìđ cAr r  , V I Xo ợ/đ/ Ặo-l. 1 r m • • • • • • • 'O/ m « -Ị//-/- • • •• * rsf đ ậ ff/Jr'arđ’ỉữ/ Hình 6 - 5 - 2 . Ma trận nhỏ RAM 1024 X 1 bít.
i0 2 4 phần tử nhớ. Giải m& địa chỉ phân làm hai ; bộ giải mã hàng và bộ giải mã cột. Các dây địa chỉ Aq, là đẩu vào bộ giải mâ hàng. Đầu ra bộ giải ma hàng là 32 dây Xq , Xj , . . . , XgỊ là các dây chọn hàng ; các dây địa chi Aj , ... ,Ag là đẩu vào bộ giải mă cột. Đẩu ra bộ giải mâ cột là 32 dây Y o . Y, , , Y31 là các dây chọn cột. Dây chọn hàng Xj điểu khiển sự nối thông của mỗi phẩn tử nhớ trong hàng tương ứng của ma trận nhớ với dây bit. Dây chọn cột Yj điểu khiển 8ự nối thông của dây bit mỗi cột tương ứng với dây dữ liệu D , D. VI dụ, khi Xp = 1 , Yq = 1, 32 phẩn tử nhớ 0 -0 -ỉ- 0-31 của hàng thứ nhất trong ma trận nhớ được nối thông với dây bit tương ứng. Trong 32 đôi dây bit thì chỉ cđ đôi dây được Yq điéu khiển mới nổi thông với dây dữ liệụ Vậy chỉ cố mỗi phấn tử nhớ 0 -0 là được nổi thông với dây dữ liệụ Phẩn tử nhớ 0 - 0 trên đây được đọc hay được viết, vấn đổ này do tín hiệu dây đọc / viết điỗu khiến. Nếu ỈỈKđọc thỉ tin tức lưu trữ trong phẩn tử nhớ 0 -0 sẽ xuất ra dây dữ liệu, đẩu vào / ra và truyền đến CPỤ Nếu là viết thi CPU đưa tin tức cẩn được viết qua đầu vào / ra, dây dữ liệu và ghi vào phẩn tử nhớ 0-0. Tương tự, khi XgỊ = 1 , Yjj = 1 thỉ phẩn tử nhớ 31-31 được nổi thông với dây dữ liệu, với điều khiển đọc / viết, CPU thống qua BUS dữ liệu, đẩu vào / ra, dây dữ liệu thực hiện đọc ra hay viết vào phẩn tử nhớ 31-31.
Hình 6 -5 -3 là mạch điện tương đối đơn giản dùng để điểu khiển đọc / viết. Các cổng 1 -í- 5 làm thành bộ phận điôu khiển đọc / viết.
Khi cs = 0 ; R/W = 1 thì Kr = 0= 1 thực hiện đọc. = 1 thực hiện đọc.