I) Bộ dao động đa hài cơ bản CMOS
b) Nguyền lí làm việc
Trong trạng thái ổn định, cổng 1 ngát cổng 2 thông : V j = 0, V q j = Eq,
^^12 = Ẽp, V02 = 0.
Nếu V j từ 0 tăng lên đến ngưỡng thông của cổng NOR thỉ sỗ xảy ra quá
trỉnh phản hổi dương sau :
^ i ^ 1 2 ^ Ỵ o 2 t
Quá trinh này làm mạch điện nhanh chđng chuyển đổi sang trạng thái cổng 1 thông, cổng 2 ngất (trạng thái tạm ổn). Mạch điện nạp cho tụ điện c là £q, R, C, điện trở đẩu ra cổng 1, Trong quá trình c nạp thì V j2 tâng dẩn đến ngưỡng v ^ ,
lúc đố sẽ xảy ra quá trình phản hổi dương mới :
(Giả thiết Vj đã về mức thâp) Vj2 t -* Vq2 i “* t Quá trỉnh này làm cho mạch nhanh chổng
trở vé trạng thái ổn định, cổng 1 ngắt, cổng 2
thổng. Tụ điện c phống điện qua tẩng đẩu vào cổng 2 và tắng đắu ra cổng 1. V j2 xấp xỉ E q .
Vj)j tăng dẩn đến Eq. Xem dạng sđng Vj, V(JP Vj2, Vq2, trên hình 7 -3 -2 .
Độ rộng xung đẩu ra là thời gian tổn tại trạng thái tạm ổn định T^. được xác định theo hình 7 -3 -2 như sau :
(7 -3 -1 )Với Rq là điện trở đẩu ra của cổng 1 Với Rq là điện trở đẩu ra của cổng 1 Nếu Vt = ^ thĩ = (R + R^)Cln2 = 0,7(R + R^)C ( 7 - 3 - 2 ) £ọ.. Vj 0--- £ e — 0---
Biên độ xung ra xấp xỉ Eq.
Trong mạch điện hỉnh 7 -3 -1 , nếu độ rộng xung kích V j lớn hơn thì s ẽ không cố quá trình phản hồi dương xảy ra lúc mạch trở về trạng thái ổn định, kết quả sườn âm xung ra Vq2 bị kéo dài hơn.
2) Đa hài đợi kiểu tích phân
Hình 7-3-3. Đ a h à i đ ợ i k i ề u t í c h p h â n d ù n g c ồ n g N O R ( C M O S ) . 1 2 Eo a) Cău trúc mạch điện
Hình 7 -3 -3 là sơ đổ mạch đa hài đợi kiểu tích phân, trong đđ cổng 1, 2 là cổng NOR (CMOS) và RC làm thành bộ trễ tích phân.
b) Nguyên lí làm việc
Trong trạng thái ổn định, cổng 1 và cổng 2 thông
= 0. N ế u Vj b iế n t h à n h m ứ c 0 (đ ư a v à o x u n g â m ) t h ì c ổ n g 1 n g ắ t, V(JJ tà n g , v ỉ đ iệ n á p t r ê n tụ k h ô n g t h ể đ ộ t b iế n , n ế u lú c đ ấ u Vj2 = 0 v à c ổ n g 2 n g ắ t, Vq đ ộ t b iế n lê n U/ mức cao Eq.
Trong khi cổng 1 và cổng 2 ngất, tụ điện tĩg
c p h đ n g đ iệ n q u a đ iệ n trở đ ấu r a R q c ủ a cổng 1 và R, V j2 tăng dẩn lên. Giả sử V j vẫn ở m ứ c thấp, Đến k h i Vj2 = th l cổng 2 thông, Vp đột biến x u ố n g 0 .
S a u k h i k ế t th ú c x u n g vào (V j lê n 1), c ổ n g
1 thông, điện dung ỉạỉ nạp điện, mạch điện trở vể trạng thái ổn định.
Xem dạng sdng hĩnh 7 -3 -4 .
Mạch 7 -3 -3 và mạch hình 7 -3 -1 cd cùng một công thức bể rộng xung ra,
T , = (R + ẽ;tức là tức là Hình 7 -3 -4 . D ạ n g s ó n g đ a h à i đ ợ i t í c h p h â n . ( 7 - 3 - 3 ) E Với D thì = 0,7(R + R„)C (7 -3 -4 )
Mạch 7 -3 -3 làm việc như là thu hẹp và đảo xung, độ rộng xung âm đẩu vào phải lớn hơn T^. Trong trường hợp ngược lại, mạch 7 -3 -3 chi là mạch đảọ
Đa hài đợi dùng Trigơ Smit (CMOS)