- Điện áp rơi trên điện trở tiếp xúc của tiếp điểm chuyển mạch Sai số của điện trở.
Khi Vl =1 thì s nối, khi Vl = thì s ngắt.
Nếu s nối, cả Âj và A2 công tác ở chế độ bộ lặp (hệ số khuếch đại điện áp bàng 1), nên Vg = Vq = Vị. Tụ điện CjỊ bên ngoài mác nối tiếp với Rj thông xuống đất sẽ cđ điện áp bàng Vj. Khi = 0 thì s ngát, điện áp trên tụ, do đđ, điện áp ra Vq cũng duy trì tiếp tục.
V j c ó th ể b iế n t h iê n đ á n g k ể trư ớ c k h i s được n ố i th ô n g trở lạ i ch o lẩ n lấ y m ẫ u kế tiếp. Do đđ v ’ cđ thể biến thiẽn rất lớn đến mức vượt quá khả năng chịu áp
của chuyển mạch điện tử s. Đề phòng nguy hiểm này là mạch điện bảo vệ Dj và D2- Nếu Vq quá chênh với Vq thì điốt thồng, điốt thông sẽ ghim Vp trong phạm vi Vj + VjQ, với Vq là điện áp rơi trên điốt. Còn khi s nổi thồng (lúc lấy mẫu) thì
Vp = Vq, D j và D2 đều hở mạch, mạch bảo vệ không cđ tác dụng gì (không ảnh
hưởng đến việc lấy - giữ mẫu).
8.3.3. Bộ biến đổi A D C xấp xỉ tiệm cận (Successive - approximation ADC)
Hình 8 -3 -6 là sơ đồ khối ADC xấp xỉ tiệm cận. Trong sơ đổ này có các khối sau : bộ so sánh (COM), DAC, điện áp chuắn tham khảo, bộ nhớ xấp xỉ tiệm cận, logic điêu khiển, tín hiệu đổng hổ (CLOCK) v.v... Trước khi thực hiện chuyển AD, bộ nhớ phải bị xtía vể 0. Bắt đấu chuyển đổi, xung đổng hổ lập bit MSB trong bộ nhớ ở mức 1, số liệu ra của bộ nhớ là 100...0. Tín hiệu số này được DAC chuyển đổi thành điện áp tương tự tương ứng Vp. COM so sánh Vj và Vg. Nếu Vp > Vj, tín hiệu số quá lớn thì bit MSB bị xóa về 0. Nếu Vp < Vj, tín hiệu số vẫn còn bé thì bit MSB duy trì giá trị 1, Tiếp theo, cùng một phương pháp như trên, xưng đổng hổ tiếp lập bit ctí trọng số bé hơn ở mức 1, sau khi so sánh, logic mạch xáe định giá trị 1 này có duy trì hay không. Cứ thế tiếp tục mãi đến bit LSB thì xong. Sau quá trình so sánh tất cả cáe bit, dữ liệu trong bộ nhớ chính là tín hiệu số mong muốn.
Quá trình trên tương tự như quá trình cân một vật bang cân bàn. Các quả cân được chọn lựa từ lớn đến bé, mỗi lần chọn lựa một quả cân bàng nửa quả cân của lần chon lưa trước.
Hỉnh 8 -3 -7 . M ạ c h đ i ệ n A D C x á p x i t i ệ m c ậ n 3 b i l . L/¿ ị - P 0 t D A C 3 bit o A Ể2*; M S B zỊ> ^— °B Wì oc T ) L S Ô Xét mạch điện ADC xấp xỉ tiệm cận 3 bit hinh 8 - 3 - 7 . bộ nhớ xấp xỉ tiệm cận 3 bit. Fj -ỉ- và các ■
cổng 1 -f- 5 là mạch logic điều khiển. ^ được đấu thành bộ ghi dịch vòng. Trước khi bất đầu chuyển đổi thiết lập Qj = Q2 = Q3 = Q4 = 0, Q5 = 1. Xung đồng hổ CP thứ nhất đến : Qj = 1, Q2 = Q3 = Q4 = Q5 = 0, = 1, Qß = Qc = 0. Tín hiệu số đưa đến DAC là 100, đấu ra là điện áp tương tự Vq tương ứng. Bộ so sánh c so sánh và Vị, nếu Vj < Vq thì V Ç. = 1, nếu Vj > Vj, thì Vj. = 0.
Trong nhịp đổng hổ thứ hai : bộ ghi dịch vòng dịch phải 1 bit, n g h ỉa là Q2 = 1, Qi = Q3 = Q4 = Q5 = 0. N ếu Vç, = 1 thì cổng AND 1 thông, R eset F^, = 0 (xđa MSB). Nếu Vç = 0 thỉ cổng A N D l vẫn ngát, duy trì trạng thái = 1. Đổng thời, Q2 = 1 lập Fg ở 1, Qg = 1.
Đến nhịp đổng hổ thứ ba ; bộ ghi dịeh vòng dịch phải 1 bit nữa, nghĩa là Q3 = 1, Qj = Ò2 = Q4 = Qj = 0 Kết quả lập 1, Qc = !• Đổng thời cổng AND2 thông, tùy theo giá trị đầu ra bộ so sánh c mà Qg = 0 hay Qg = 1.
ở nhịp đổng hổ thứ tư : Q4 = 1, Qj = Q2 = Q3 = Q5 = 0. Kết quả so sánh Vç, quyết định = 0 hay Qj. = 1.
Nhịp đổng hổ tiếp theo Qj = 1, Qj = Q2 = Qj = Q4 = 0. Kết quả chuyển đổi thể hiện ở trạng thái , F g , được đưa ra đầu ra thông qua các cổng AND 6, 7, 8.
Bộ trừ 2 trên hình 8 - 3 - 7 làm giảm giá trị đầu ra DAC một lượng với mục đích giảm sai số lượng tử. Hình 8 -3 -3 b cho ta biết rằng, để sai số lượng tử không lớn hơn thì mức so sánh thứ nhất không phải là A, mà là còn đói với các mức so sánh khác phải chênh nhau A, nghĩa là cũng phải giảm đi Nhờ bộ trừ mà tất cả các mức tín hiệu đẩu ra DAC đểu giảm bớt trước khi đem so sánh với Vj.
Trong ví dụ này ta thấy một lần chuyển đổi AD cẩn 5 chu kì đổng hổ CP. Nốu
8Ố bit tăng thêm thi thời gian chuyển đổi cũng tăng lên theọ Hiện nay ADC xấp xl tiệm cận được ứng dụng rộng rãị
8.3.4. Các chỉ tiêu kĩ thuật chủ yếu của ADC
1) Độ phân giải
Độ phân giải của ÁDC biểu thị bàng số bit của tín hiệu sổ đẩu rạ Số bit càng nhiổu thi sai sổ lượng tử càng nhỏ, độ chính xác càng caọ
2) Dài động, điện trờ đàu vào
3) Mức logic của tín hiệu số đàu ra và khd năng chịu íài (nối vào đấu ra) 4) Độ chính xác tương dối
Nếu lí tưdng hđa thỉ tất cả các điểm chuyển đổi phải nằm trẽn một đường thẳng. Độ chính xác tương đối là sai số của các điểm chuyển đổi thực tế 8 0 với đặc tuyốn chuyển đổi lí tưởng. Ngoài ra, ndi chung còn yêu cẩu ADC khổng bị mất bit trong toàn bộ phạm vi công tác.
5) Tốc độ chuyền đổi
Tốc độ chuyển đổi xác định bỏỉ thời gian cần thiết hoàn thành 1 lân chuyển đổi AD. Thời gian này tính từ khi xuất hiện tín hiệu đỉổu khiển chuyển đổi đến khi tín hiệu số đấu ra đă ổn định.
6) Hệ số nhiệt độ
Hệ số nhiệt độ ỉà biến thiên tương đổi tín hiệu sổ đẩu ra khỉ nhiệt độ biến đổi l ° c t ro n g p h ạ m v i n h iệ t độ cô n g t á c ch o p h é p vớ i đ iổ u k iệ n m ứ c tư ơ ng tự đ ẩ u vào khống đối (cũng cd thể dùng biốn thiên tuyệt đổi).
7) Tl số phụ thuộc ngúồn
Giả sử điện áp tương tự đấu vào không đổi, nếu nguổn cung cấp cho ADC biến thỉẽn mà ảnh hưởng đến tín hiệu sổ đấu ra càng ỉỗn thi tỉ sổ phụ thuộc nguổn càng lớn. Vậy dùng biến thiên tuyệt đối đẩu ra biểu thị.
SJ Công suất tiêu hao
8.3.5. Ví dụ IC 1 chip ADC (adsbygoogle = window.adsbygoogle || []).push({});
AD571 là IC 1 chip ADC kiểu lưỡng cực. Nguyên lí công tác của nđ là xấp xi tiệm cận. Đẩu ra số nhị phân song song 10 bit. AD571 cd toàn mạch trong 1 chip, sử dụng thiết kế và công nghệ tiên tiến,“ đạt đến độ chính xác rất cao và tốc độ chuyển đổi caọ Bộ nhớ xấp xỉ tiệm cận của nđ dùng mạch I^L. Hỉnh 8 -3 -8 giới thiệu AD571 cò 5 bộ phận chính là :
Đ/ẹn M c/ìitôn v á Ịoợềc. d iê ủ ¿ h /ê i ư
r a só
DR
Hình « - 3 - Í . M ạ c h đ i ệ n A D 5 7 1 .