- Tìm logic phản hổi Vẽ sơ đổ logic
12 ngắt, cổng 6,7 sản sàng Dữliệu D qua cổng 8 đảo pha, qua mạch
D qua cổng 8 đảo pha, qua mạch 3 trạng thái rổi ra đẩu ra I/O : I/O =
D = D.
Vậy mạch đẵ thực hiện đọc.
Khi Kjị = 1 ; = 0 thỉ các cổng 6,7 bị ngát, đấu ra của chúng là mức thấp làm cho bán dẫn Tj , T2 bị kỉiổa, mạch ra 3 trạng thái thể hiện trở kháng caọ Trong khi đố các cổng 11, 12 sản sàng, đường vào cho tín_hiệụ_dữ liệu được mở thững qua các cổng 9, 10, 11, 12, 13, 14 với D = I/O và D = I/O, tức thực hiện viết dữ liệu vào bộ nhớ.
Khi C S = 1 ; Kj ị= 1 ; K ^ = 1 , nghía là khi chip RAM không được chọn thì mạch 3 trạng_thái thể hiện trở kháng cao và các cổng 11, 12 củng bị Dgất, I/O bị ngát khỏi D, D, tức là khống đọc, không viết, RAM đâ giới thiệu ở hình 6 -5 -2 lưu
giữ 1 bit ở 1 địa chỉ. Thực tế thường dùng lưu giữ 8 bit hay 16 bit ở địa chỉ. Vậy nên phải ghép nối song song các RAM nhiều từ 1 bit. Hlnh 6 -5 “4 dưới đây giới thiệu 8 chip RAM 1024 X 1 cấu trúc thành bộ nhớ RAM 1024 X 8. Trong hình ìiày, các dây địa chỉ, dây đọc / viết, dây chọn chip đều nối song song, còn các dây I/O được dùng riêng rẽ.
Hình 6 - 5 - 4 . Bộ nhó RAM 1024 X 8 bíl dùng 8 chip RAM 1024 X 1. C S fû24/7 l / û ĩỡ^4xr I / û e s ĨỠ 24X 7 Ỉ/Ỡ 2) Phần từ nhó RAM tĩnh
Phần tử nhớ là hạt nhân của bộ nhớ. Căn cứ sự khác biệt nguyên lí làm việc, chúng phân thành RAM tĩnh và RAM động. Căn cứ vào công nghệ sản xuất, chúng phân thành loại lưỡng cực và MOS. Vậy hình thức mạch điện rất đa dạng. Dưới đây trước tiên giới thiệu RAM tỉnh.
a) Phàn tử nhó NMOS 6 bóng bán dẫn
Mạch điện xem hình 6 -5 -5 , và T2 làm thành bộ đảo phạ T3 và T4 cũng làm thành một bộ đảo pha khác. Đẩu vào đầu ra của hai bộ đảo pha nối chéo nhau tạo thành một Flip Flop RS cơ bản, nghỉa là cấu trúc nên phân tử nhớ. Tj thông T3
ngắt là trạng thái 0 ; T3 thông và Tj ngát là trạng thái 1 - T5 , Tg là các bông bán dẫn điểu khiển. Dây Xị điểu
khiển T5 , Tg thồng hoặc ngắt, do đố điểu khiển sự nối thông đẩu ra của Flip Flop với dây bit. Khi Xj = 1 thl
T5 , Tg thông, do đđ FF thông với dây bit. Khi Xj = 0 thì Tj , Tg ngắt, do đđ FF bị ngắt khỏi dây bit. T7 , Tg là các bdng bán dẫn điểu khiển sự nối thông dây bit với dây dữ liệu bằng tín hiệu dây Yj, nguyên lí làm việc tương tự T5 , Tg. Eũiông phải mỗi phần tử nhớ đều cđ riêng T7, Tg này ; mà T7 , Tg là dùng chung cho cả cột phần tử nhớ (xem
_ r r Te 1 1 Ye Hình 6 - 5 - 5 . Phần tử nhó RAM tĩnh 6 bóng bán dẫn MOS.
hình 6 -5 -5 ). Vậy chỉ phần tử nhớ nào mà các giá trị , Yj của nó đểu là 1 thì mới được nối thông với dây dữ liệu, nghĩa là mới cđ thể tiến hành đọc / viết đối với phần tử đđ. "lầ nói phẩn tử nhớ i-j đă được chọn. Bất kì thời điểm nào thỉ cũng chỉ có 1 dây Xj nào đó có thể có mức 1, và cũng chl có 1 dây Yj nào đố có th ể cố mức 1. Nghĩa là khi truy nhập truy xuất, lúc nào cũng chỉ có một phẩn tử nhớ được chọn ; các phẩn tử nhớ khác giữ nguyên trạng thái, tức lưu giữ không đổi nội dung đã ghi vàọ
b) Phăn tử nhó CMOS 6 bóng bán
dẫn (xem hỉnh 6 -5 -6 ). Cấu trúc và nguyên lí công tác giống như mạch hỉnh 6 -5 -5 . Tj -ỉ- làm thành Flip Flop RS cơ bản. , Tg là bóng điều khiển sự nối thông FF với dây bit.