PhanI GIỚI THIỆU CÁC CỔNG LOGIC CƠ BẢN.doc

GIỚI THIỆU CÁC CỔNG LOGIC CƠ BẢN

chơng i: giới thiệu các cổng logic cơ bản

I Hàm logic Và (AND), Hoặc (OR), Đảo (NOT)

⇒ Y= f(A, B)Vì biến số A, B chỉ có thể là 0 hay 1 nên A và B chỉ có thể tạo ra 4 tổ hợp khác nhau là:

Mạch điện tử thực hiện quan hệ logic:

Y= f(A) hay Y= f(A, B)

gọi là mạch logic, trong đó các biến số A, B là các đầu vào và hàm số Y là các đầu ra Một…mạch logic diễn tả quan hệ giữa các đầu vào và đầu ra, nghĩa là thực hiện đợc một hàm logic

Do đó có bao nhiêu hàm số logic thì có bấy nhiêu mạch logic

Lu ý rằng khi biểu diễn mối quan hệ toán học ta gọi là hàm số logic còn khi biểu diễn mối quan hệ về mạch tín hiệu ta gọi là cổng logic

Ký hiệu toán học của hàm số Và là: Y= A.B

3 Cổng logic Hoặc (OR)

Hàm số Hoặc của hai biến số A, B đợc định nghĩa ở bảng sự thật sau:

1

A

MạchA

B

Y

Ký hiệu cổng Hoặc (OR)

Đầu ra Y là 1 khi có ít nhất một biến số là 1, do đó chỉ bằng 0 ở trờng hợp khi cả hai biến số bằng 0

Ký hiệu toán học của cổng Hoặc là:

Y= A+ B

4 Cổng logic Đảo (NOT)

Hàm Và và hàm hoặc tác động lên hai hay nhiều biến số trong khi đó, hàm Đảo

Xét trờng hợp có hai biến số A, B đầu ra ở cổng Và Y= A.B nên đầu ra ở cổng Không

Về hoạt động của cổng NAND thì từ các tổ hợp của A, B ta lập bảng trạng thái rồi lấy

đảo để có Y đảo Tuy nhiên có thể trực tiếp bằng cách lập bảng sự thật sau:

IV Biến đổi các hàm quan hệ ra hàm logic NAND, NOR

Mối liên hệ cơ bản giữa ba cổng AND, OR, NOT không những có thể thay bằng các cổng NAND mà còn có thể biến thành cổng NOR với cùng một chức năng logic, việc

đồ nếu đợc kết hợp cùng một loại cổng duy nhất thì sẽ giảm đợc số lợng vi mạch cần thiết Quá trình biến đổi này dựa trên một nguyên tắc đợc trình bày nh sau:

- Cổng NOT đợc thay bằng cổng NAND và cổng NOR

+ Dựa vào bảng sự thật của cổng NAND suy ra trờng hợp là khi cả A, B

đồng thời bằng 0 thì Y= 1, và khi A=1, B= 1 thì Y= 0

Y

A

A B

A

YB

Ký kiệu cổng NOR

Z1Z

2

Zm

A= 1, B= 1 Sơ đồ minh hoạ:

- Cổng AND đợc thay thế bằng cổng NAND và cổng NOR Tơng tự nh các trờng hợp trên, dựa vào bảng sự thật:

Sơ đồ minh họa:

+ Đầu ra của cổng NOR: Y'= A+ B

Ta có Y= A B = A+ BSơ đồ minh họa:

- Cổng OR đợc thay bằng cổng NAND và cổng NOR

+ Biểu thức cổng OR: Y= A+ B

Ta có: Y= A+ B = A BSơ đồ minh họa:

Zm

chơng ii: mạch logic tổ hợp

I Đặc điểm cơ bản của mạch tổ hợp

Trong mạch số, mạch tổ hợp là mạch mà trị số ổn đinh của tín hiệu ra ở thời điểm bất

kỳ chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm trớc đó Trong mạch tổ hợp, trạng thái mạch điện trớc thời điểm xét – trớc khi có tín hiệu đầu vào – không ảnh hởng đến tín hiệu đầu ra Đặc điểm cấu trúc mạch tổ hợp là đợc cấu trúc từ các cổng logic

II Ph ơng pháp biểu diễn và phân tích chức năng logic

1 Ph ơng pháp biểu diễn chức năng logic

Các phơng pháp thờng dùng để biểu diễn chức năng logic của mạch tổ hợp là hàm số logic, bảng chân lý, sơ đồ logic, bảng Karnaugh, cũng có thể biểu diễn bằng đồ thị thời gian dạng sóng

Đối với vi mạch cỡ nhỏ (SSI) thờng biểu diễn bằng hàm logic Đối với cỡ vừa, thờng biểu diễn bằng bảng chân lý, hay là bảng chức năng Bảng chức năng dùng hình thức liệt kê, với mức logic cao (H) và mức logic thấp (L), để mô tả quan hệ logic giữa tín hiệu đầu ra với tín hiệu

đầu vào của mạch điện đang xét Chỉ cần thay giá trị logic cho trạng thái trong bảng chức năng thì ta có bảng chân lý tơng ứng

Zm

Mạch tổ hợp

X1

X2

Xn

Hình II.II.1 - Sơ đồ khối mạch tổ hợp

III Ph ơng pháp thiết kế logic mạch tổ hợp

Phơng pháp thiết kế logic là các bớc cơ bản tìm ra sơ đồ mạch điện logic từ yêu cầu và nhiệm logic đã cho

Hình II.III.1 là quá trình thiết kế nói chung của mạch tổ hợp, trong đó bao gồm bốn

3 Tiến hành tối thiểu hoá:

Nếu biến số ít (dới 6 biến), thì thờn dùng phơng pháp bảng Karnaugh Còn nếu biến số tơng đối nhiều thì dùng phơng pháp đại số

Ph ơng pháp Karnaugh:

Việc sắp xếp các biến trên bảng mintec sao cho các ô đứng cạnh nhau đợc biểu diễn bằng bộ giá trị chỉ cách nhau 1 bit Cơ sở của phơng pháp Karnaugh dựa trên tính chất nuốt của hàm số logic, nghĩa là:

Vấn đề

logic thực chân lýBảng

Bảng Karnaugh Tối thiểu hoá

Biểu thức tối thiểu Sơ đồ logic

Biểu thức logic Tối thiểu hoá

Hình II.III.1 – Các bước thiết kế mạch logic

tổ hợp

Trên hình III.II.1 là dạng tổng quát của một mạch đếm dùng bốn FF Mỗi lần có xung nhịp đa vào, các FF sẽ đổi trạng thái cho những số hệ 2 khác nhau, nh: 1101 (QA=1, QB= 0, QC=

1, QD= 1), 0110, 1000, v.v…

Điều kiện cơ bản để một mạch đợc gọi là mạch đếm là nó có các trạng thái khác nhau mỗi khi có xung nhịp vào Ta thấy rằng mạch nh hình trên là thoả mãn đợc điều kiện này Nhng vì số FF xác định nên số trạng thái khác nhau tối đa của mạch bị giới hạn, nói cách khác, số xung đếm đợc bị giới hạn Số xung tối đa đếm đợc gọi là dung lợng của mạch đếm Nếu cứ tiếp tục kích xung khi đã tới giới hạn thì mạch sẽ trở về trạng thái ban đầu (chẳng hạn là: 0000), tức

là mạch có tính chất tuần hoàn

Có nhiều phơng pháp kết hợp các FF cho nên có rất nhiều loại mạch đếm Tuy nhiên chúng ta có thể sắp xếp chúng vào ba loại mạch chính là: mạch đếm hệ 2, mạch đếm BCD, mạch đếm modul M

+ Mạch đếm hệ 2: là loại mạch đếm trong đó các trạng thái của mạch đợc trình bày

d-ới dạng số hệ 2 tự nhiên Một mạch đếm hệ 2 sử dụng n FF sẽ có dung lợng đếm là 2n

+ Mạch đếm BCD: thờng dùng 4 FF, nhng chỉ cho 10 trạng thái khác nhau để biểu diễn các số hệ 10 từ 0 đến 9 Trạng thái của mạch đợc trình bày dới dạng mã BCD nh BCD 8421 hoặc BCD 2421, v.v…

+ Mạch đếm modul M: có dung lợng là M với M là số nguyên dơng bất kỳ Vì thế mạch đếm loại này có rất nhiều dạng khác nhau Mạch thờng dùng cổng logic với FF và các kiểu hồi tiếp đặc biệt để có thể trình bày kết quả dới dạng số hệ 2 hay dới dạng mã nào đó

Về chức năng của mạch đếm, ngời ta phân biệt:

+ Các mạch đếm lên (Up Counter), hay còn gọi là mạch đếm cộng, mạch đếm thuận.+ Các mạch đếm xuống (Down Counter), hay còn gọi là mạch đếm trừ, mạch đếm ngợc

+ Các mạch đếm lên – xuống (Up – Down Counter), hay còn gọi là mạch đếm hỗn hợp, mạch đếm thuận nghịch

A B C

+ Phơng pháp đồng bộ: trong phơng pháp này, xung nhịp đợc đa đến các FF cùng một lúc.

+ Phơng pháp không đồng bộ: trong phơng pháp này, xung nhịp chỉ đa đến một FF, rồi các FF tự kích lẫn nhau

Một tham số quan trọng của mạch đếm là tốc độ tác động của mạch đếm Tốc độ này

đợc xác định thông qua hai tham số khác là:

+ Tần số cực đại của dãy xung mà bộ đếm có thể đếm đợc.

+ Khoảng thời gian thiết lập của mạch đếm tức là khoảng thời gian từ khi đa xung đếm vào mạch cho đến khi thiết lập xong trạng thái trong của bộ đếm tơng ứng với xung đầu vào

Các FF thờng dùng trong mạch đếm là loại RST và JK dới dạng bộ phận rời hay dạng tích hợp

Nh trên ta đã biết là có nhiều loại bộ đếm, nhng ở đây ta chỉ xét đến bộ đếm hệ 2

II Mạch đếm hệ 2

Mạch đếm loại này có dung lợng lớn nhất trong các loại mạch đếm và lại tơng đối đơn giản

1 Mạch đếm hệ 2 kích thích không đồng bộ

Hình III.II.1 biểu diễn cách nối 3 FF trong một mạch đếm hệ 2 kích thích không đồng

bộ Các FF sử dụng loại FF T Xung đếm đợc đa vào đầu T của FF đầu tiên, các FF còn lại đợc kích thích bằng tín hiệu lấy ra từ đầu Q của FF trớc nó Các FF đều chạy bằng sờn sau của xung

Tín hiệu tại các đầu ra của các FF đợc biểu diễn trên hình III.II.2:

8

QT

FF A

QT

FF B

QT

10

10

CLK A B C

Hình III.II.2 – Giản đồ xung

đếm

A AND1

B AND2 C

Fj

01234567

chơng IV: Mạch giải mã

10

Hình III.II.3 – Mạch đếm hệ 2 kích thích đồng bộ

FF A

QT

FF B

QT

FF C

10

CLK A AND1 B AND2 C

1010101010

Fj

A2 A2 A1 A1 A0 A0

1 Định nghĩa mạch giải mã

Mạch giải mã là mạch là mạch logic có nhiều đầu vào Ai và nhiều đầu ra Fj , trong đó, một hoặc một số đầu ra Fj nào đó sẽ có mức logic 1 ứng với một tổ hợp tín hiệu nhất định trên các đầu vào Ai, thờng gọi là các đầu vào địa chỉ

2 Phân loại

Có một số mạch giải mã thờng dùng nh sau:

- Giải mã từ nhị phân sang thập phân (giải mã 2 – 10)

F0 đến Fn-1 Có thể thấy rằng, mỗi đầu ra Fi sẽ nhận một giá trị logic 1 ứng với một mintec mi

xác định của k biến đầu vào Các đầu ra còn lại đều có giá trị logic 0 Nh vậy, mạch giải mã

2-10 có tính chất của một hàm AND, và một cách có thể biểu diễn bộ giải mã bằng bộ phơng trình sau:

k-F0F

1

FN-1Hình IV.3.1 – Bộ giải mã 2-10

A2 A2 A1 A1 A0 A0

F1= Ak-1.Ak-2…A1.A0

…

FN-2= Ak-1.Ak-2…A1.A0

FN-1= Ak-1.Ak-2…A1.A0

Ngoài hệ phơng trình trên, ngời ta còn có thể sử dụng một dạng khác gọi là bảng chân

lý của mạch để biểu diễn mạch giải mã

Để minh hoạ, chúng ta xét mạch giải mã 2-10 có ba biến đầu vào Bộ giải mã này có bảng chân lý nh sau:

01010101

10000000

01000000

00100000

00010000

00001000

00000100

00000010

00000001

Có thể thiết kế mạch giải mã này theo sơ đồ nh trên hình IV.3.2 Về phơng diện kỹ thuật, ngời ta thờng thực hiện các phần tử AND trên hình IV.3.2 theo phơng pháp RDL (Resistor Diode Logic) nh trên hình IV.3.3 Dạng kết cấu nh trên hình IV.3.3 gọi là dạng kết cấu

ma trận vuông Số phần tử AND độc lập với nhau là 2k, do đó, số diode cần dùng là: Q= k.2k

12

F7= A2.A1.A0

F6= A2.A1.A0F

T

Chơng V: Mạch tạo dao động

Mạch tạo dao động là mạch đa hài tự dao động có hai trạng thái không ổn định Mạch liên tiếp tự chuyển từ trạng thái này sang trạng thái khác mà không cần một tín hiệu nào từ bên ngoài Mạch dao động thờng dùng để tạo ra các sóng vuông hoặc xung nhịp

cđ

Hình V.2 - Đặc tính vào ra lý tưởng của cổng CMOS

T

Bộ giải mã

hàng

Bộ giải mã cột

ở đây ta xét mạch đa hài tự dao động dùng cổng CMOS:

Sơ đồ của mạch đợc biểu diễn nh trên hình V.1 Giả thiết

rằng:

+ Đặc tính vào-ra của cổng CMOS

đợc cho nh hình V.2

+ Các diode bảo vệ đầu vào là lý

t-ởng, nghĩa là các diode này cắt ở 0V

bỏ qua trở kháng đầu ra của các

về 0V Sự thay đổi đột ngột của U2o

sẽ truyền đến U1i thông qua tụ C Vì

tác động khoá của các diode bảo vệ

ở đầu vào G1 mà đỉnh hớng xuống

của U1i sẽ bị giới hạn ở 0V Bây giờ

U1i thấp hơn Ucđ và tiệm cận về phía

không phụ thuộc vào Ucđ có giá trị

bằng USS / 2 Tuy vậy, nếu Ucđ≠ USS /

00

Bộ giải mã

10 11

1 Bộ nhớ RAM

Thuật ngữ RAM là viết tắt của các từ Random Access Memory, dịch ra là bộ nhớ truy

cập ngẫu nhiên, có nghĩa là có thể truy cập đến bất kỳ ô nhớ nào với cùng tốc độ và khả năng

nh nhau Đó là bộ nhớ bán dẫn có thể ghi đọc đợc, thờng đợc dùng trong các thiết bị tính toán

để lu trữ các kết quả trung gian hay kết quả tạm thời trong khi thực hiện các chơng trình điều khiển

Hiện nay, có hai loại công nghệ chế tạo RAM là dùng Transistor lỡng cực và loại dùng MOSFET

- Bộ nhớ RAM dùng transistor lỡng cực lấy FF làm đơn vị nhớ cơ bản nên tốc độ truy cập rất cao

- Bộ nhớ RAM dùng MOSFET đợc chia thành hai loại:

+ Loại tĩnh (Static) cũng lấy FF làm đơn vị nhớ cơ bản

+ Loại động (Dynamic) lợi dụng điện dung ký sinh của cực cổng để chứa dữ liệu

Các đơn vị nhớ chỉ lu giữ đợc thông tin khi có nguồn nuôi Vì vậy, bộ nhớ RAM thờng chỉ dùng để lu giữ thông tin tạm thời khi máy tính hoạt động, muốn lu giữ đợc thông tin lâu dài thì phải có nguồn nuôi dự phòng

Một chip nhớ có rất nhiều ô nhớ, mỗi ô nhớ lại gồm nhiều đơn vị nhớ (thờng là 8 đơn

vị nhớ), mỗi đơn vị nhớ thì nhớ đợc một bit, nh vậy, một ô nhớ thờng nhớ đợc 8 bit (bằng 1 byte) Dung lợng của một chip nhớ đợc tính bằng số bit mà nó nhớ đợc Ví dụ, một chíp nhớ dung lợng 16384 bit = 2048 byte sẽ có 16384/ 8 = 2048 ô nhớ

Để tạo ra các chip nhớ có dung lợng lớn, ngời ta sắp xếp các ô nhớ thành một ma trận Một ô nhớ gồm 8 đơn vị nhớ, các ô nhớ đợc nối chung với các đờng dẫn dữ liệu từ D0 đến D7 Một chip nhớ sẽ có các đờng địa chỉ, trong đó sẽ có một số đợc nối với bộ giải mã cột, số còn lại

đợc đa vào bộ giải mã hàng Đầu ra của bộ giải mã hàng-cột sẽ chỉ ra ô nhớ cần đọc ghi thông tin Số đầu vào địa chỉ = log 2 (Số ô nhớ)

Khi có tín hiệu đọc thì cùng một lúc, thông tin từ 8 đơn vị nhớ trên một ô nhớ đợc chọn

sẽ đợc đa lên 8 đờng dẫn dữ liệu Quá trình nghi thông tin diễn ra ngợc lại với quá trình đọc

Hình VI.1.1 trình bày một ma trận nhớ 65536bit =(128 hàng) x (64 cột) x (8 bit)

Có 13 đầu vào địa chỉ từ A0 đến A12, 7 địa chỉ đầu A0ữ A6 đợc đa vào bộ giải mã hàng ⇒ số hàng là: 27 = 128, 6 địa chỉ còn lại A7ữ A12 đa vào bộ giải mã cột ⇒ 26 = 64 cột Một ô nhớ có

8 bit, vì vậy có 8 đầu ra dữ liệu từ D0 đến D7

Hình VI.1.2 là sơ đồ biểu diễn một IC RAM với các đờng tín hiệu sau:

+ Các tín hiệu địa chỉ: A0ữ Ai.+ Các tín hiệu dữ liệu D0ữ Dk.+ Tín hiệu chọn chip: CS+ Tín hiệu cho phép đọc: OE+ Tín hiệu cho phép ghi: W

15

Bộ giải mã

hàng

Bộ giải mã cột

D0ữD70

1127

10 11

A0ữAi

D0ữ Dk

CSOE

A0ữ Ai

D0ữ Dk

2 Bộ nhớ ROM

ROM (Read Only Memory) là bộ nhớ chỉ đọc Đó là thiết là thiết bị nhớ không thay

đổi đợc, nó thờng đợc nhà sản xuất ghi sẵn nội dung bằng thiết bị đặc biệt ROM thờng dùng để chứa các chơng trình điều khiển để khởi động một hệ thống, hoặc lu giữ những dữ liệu cố định không cần thay đổi Thông tin trên ROM không bị mất cả khi không có nguồn nuôi ROM có thể đợc chế tạo bằng công nghệ lỡng cực hoặc bằng công nghệ MOSFET

Hình VI.2.1 mô tả bộ nhớ ROM đơn giản, chỉ sử dụng diode ROM này chứa 4 ô nhớ

8 bit, nó có 32 bit nhớ Mỗi bit nhớ có diode mang giá trị logic 0, bit nhớ không có diode mang giá trị logic 1 Nội dung các ô nhớ của ROM này đợc thể hiện nh bảng dới đây:

10 11

Dữ liệu raHình VI.2.1 – Cấu trúc bên trong bộ nhớ ROM

Hình VI.2.2 là sơ đồ biểu diễn một IC ROM với các đờng tín hiệu sau:

+ Các tín hiệu địa chỉ: A0ữ Ai.+ Các tín hiệu dữ liệu D0ữ Dk.+ Tín hiệu chọn chip: CS+ Tín hiệu cho phép đọc: OE

Bộ nhớ chỉ đọc còn có các loại khác nh: EPROM, EAROM, EEPROM, FLASH MEMORY

+ EPROM (Erasable Programable ROM) là bộ nhớ ROM có thể lập trình xoá đợc bằng tia cực tím

+ EAROM (Electrically Alterable ROM) là bộ nhớ ROM có thể lập trình xoá đợc bằng tín hiệu điện

+ EEPROM (Electrically Erasable PROM) tơng tự nh PROM nhng có thể ghi đợc bằng tín hiệu điện

+ FLASH MEMORY có đặc tính nh EEPROM nhng có dung lợng lớn hơn và giá rẻ hơn

chơng vII: cổng song song của máy Vi tính

Cổng song song hay là cổng LPT do công ty Centronics thiết kế ra nhằm mục đích nối máy

tính PC với máy in Về sau, cổng song song đã đợc phát triển thành một tiêu chuẩn không chính

thức

1 Đặc điểm của cổng song song:

- Các bit dữ liệu đợc truyền song song

- Giao diện song song sử dụng các mức logic TTL

- Khoảng cách cực đại giữa cổng song song máy tính PC và thiết bị ngoại vi bị hạn chế

vì điện dung ký sinh và hiện tợng cảm ứng giữa các đờng dẫn có thể làm biến dạng tín

hiệu Khoảng cách giới hạn là 8 m, thông thờng chỉ khoảng 1,5 – 2 m

- Tốc độ truyền dữ liệu phụ thuộc vào phần cứng Trên lý thuyết, tốc độ truyền đạt đến

giá trị 1 Mbyte/s, nhng khoảng cách truyền bị hạn chế trong 1 m

2 Cấu trúc của cổng song song:

Cổng song song có hai loại là: ổ cắm 36 và ổ cắm 25 chân, nhng ở đây chúng ta chỉ tìm

hiểu vể loại ổ cắm 25 chân

Bảng II.2.1: Tên gọi và chức năng của các chân cổng song song khi ghép nối với máy in

18

Circuit1 Project 1

User

A Nov 17, 2001

D7, chân 9D6, chân 8D5, chân 7D4, chân 6D3, chân 5D2, chân 4D1, chân 3D0, chân 2

Select Input, chân 17 Reset, chân 16 Auto Feed, chân 14 Strobe, chân 1