Luận văn tốt nghiệp: Kỹ thuật tổng hợp tần số trực tiếp DDS

TÓM TẮT NỘI DUNGĐề tài hướng tới một cái nhìn tổng quan về kỹ thuật tổng hợp tần số trực tiếp(DDS). Trong phần đầu, nội dung đề cập tới sơ đồ cấu tạo và giải thích nguyên lý hoạtđộng của một hệ thống DDS (Direct Digital Syntherizer). Khi xem xét toàn bộ hệthống DDS thì mối quan hệ giữa phổ đầu ra của hệ thống và nhiễu do ảnh hưởng củalấy mẫu, tái tạo tín hiệu, và do các hạn chế phải chấp nhận khi triển khai thực tế là vấnđề đầu tiên được quan tâm tìm hiểu. Tiếp đó là vấn đề sai số, các nguồn gây sai số vàảnh hưởng của sai số tới hiệu năng tín hiệu kí sinh, vấn đề điều chế tín hiệu,bộ lọc triệtméo, bộ lọc FIR, bộ lọc IIR, bộ lọc polyphase…..Những ứng dụng điều chế là mộtphần không thể thiếu khi nghiên cứu kỹ thuật DDS, vì vậy phần sau đề tài trình bàymột số vấn đề về điều chế FSK, PSK, QAM dùng DDS. Ngoài những vấn đề lý thuyếttrên, đề tài cũng dành một số trang để minh họa những ưu điểm nổi bật của kỹ thuậtDDS, những xu thế phát triển nhằm hoàn thiện công nghệ DDS và những tiến bộ đạtđược của một hệ thống tích hợp công nghệ DDS.iiMỤC LỤCMỞ ĐẦU........................................................................................................... 1CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS...................... 21.1 Những ưu điểm của DDS ..................................................................................21.2 Lý thuyết hoạt động ..........................................................................................21.3 Xu hướng tích hợp chức năng ...........................................................................5CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN PHA VÀTẦN SỐ CỦA THIẾT BỊ DDS ........................................................................ 72.1 Lấy mẫu đầu ra thiết bị DDS.............................................................................72.2 Khả năng chuyển pha và tần số của DDS ..........................................................83.1 Xác định tốc độ điều chỉnh tối đa...................................................................93.2 Giao tiếp điều khiển DDS..............................................................................9CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS....................................... 113.1 Tác động của độ phân giải DAC lên hiệu năng nhiễu vệt (spuriousperformance) .............................................................................................................113.2 Tác động của oversampling lên hiệu năng nhiễu vệt........................................123.3 Tác động của cắt giảm trong bộ tích lũy pha lên hiệu năng vệt (spur)..............133.3.1 Biên độ các vệt ........................................................................................143.3.2 Phân bố các vệt tạo bởi sự cắt pha............................................................153.3.3 Tóm tắt về cắt bỏ phase............................................................................183.4 Các nguồn gây ra các vệt khác của DDS .........................................................193.5 Hiệu năng vệt giải rộng...................................................................................203.6 Hiệu năng vệt giải hẹp.....................................................................................213.7 Dự báo và khái thác vệt “sweet spots” trong dải điều chỉnh của DDS..............213.8 Xem xét sự biến động (Jitter) và ồn pha trong hệ thống DDS..........................213.9 Xem xét bộ lọc đầu ra .....................................................................................243.9.1 Đáp ứng của họ Chebyshev......................................................................273.9.2 Đáp ứng của bộ lọc họ Gauss...................................................................283.9.3 Đáp ứng của họ Legendre ........................................................................29CHƯƠNG 4: ỨNG DỤNG ĐIỀU CHẾ SỐ CỦA DDS ................................ 314.1 Lý thuyết điều chế số cơ bản...........................................................................314.1.1 Các khái niệm cơ bản...............................................................................314.1.2 Điều chế...................................................................................................33iii4.2 Kiến trúc hệ thống và yêu cầu .........................................................................354.3 Bộ lọc số.........................................................................................................364.3.1 Bộ Lọc FIR..............................................................................................364.3.2 Bộ lọc IIR ................................................................................................384.4 DSP đa tốc ......................................................................................................394.4.1 Tăng tốc...................................................................................................404.4.2 Giảm tốc ..................................................................................................414.4.3 Chuyển đổi tốc độ với tỷ số nm...............................................................434.4.4 Bộ lọc số..................................................................................................434.5 Xem xét đồng bộ dữ liệu vào và xung .............................................................474.6 Các phương thức mã hóa dữ liệu và triển khai DDS........................................494.6.1 Mã hóa FSK.............................................................................................494.6.2 Mã hóa PSK.............................................................................................504.6.3 Mã hóa QAM...........................................................................................514.6.4 Quadrature upconversion........................................................................52CHƯƠNG 5: MỘT SỐ KẾT QUẢ THỰC NGHIỆM.................................. 545.1 Giới thiệu chip DDS AD9835 .........................................................................545.2.1 Lý thuyết hoạt động .................................................................................545.2.2 Giao tiếp với vi điều khiển.......................................................................555.2 Mạch tạo dao động sử dụng AD8935 ..............................................................565.2.1 Sơ đồ nguyên lý .......................................................................................565.2.2 Sơ đồ mạch in:.........................................................................................585.2.3 Mạch triển khai thực tế ............................................................................59KẾT LUẬN..................................................................................................... 60

TRƯỜNG ………………… KHOA……………………… -[\ [\ - BÁO CÁO TỐT NGHIỆP Đề tài: Kỹ thuật tổng hợp tần số trực tiếp (DDS) TÓM TẮT NỘI DUNG Đề tài hướng tới nhìn tổng quan kỹ thuật tổng hợp tần số trực tiếp (DDS) Trong phần đầu, nội dung đề cập tới sơ đồ cấu tạo giải thích nguyên lý hoạt động hệ thống DDS (Direct Digital Syntherizer) Khi xem xét toàn hệ thống DDS mối quan hệ phổ đầu hệ thống nhiễu ảnh hưởng lấy mẫu, tái tạo tín hiệu, hạn chế phải chấp nhận triển khai thực tế vấn đề quan tâm tìm hiểu Tiếp vấn đề sai số, nguồn gây sai số ảnh hưởng sai số tới hiệu tín hiệu kí sinh, vấn đề điều chế tín hiệu,bộ lọc triệt méo, lọc FIR, lọc IIR, lọc polyphase… Những ứng dụng điều chế phần thiếu nghiên cứu kỹ thuật DDS, phần sau đề tài trình bày số vấn đề điều chế FSK, PSK, QAM dùng DDS Ngoài vấn đề lý thuyết trên, đề tài dành số trang để minh họa ưu điểm bật kỹ thuật DDS, xu phát triển nhằm hoàn thiện công nghệ DDS tiến đạt hệ thống tích hợp cơng nghệ DDS i MỤC LỤC MỞ ĐẦU CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS 1.1 1.2 1.3 Những ưu điểm DDS Lý thuyết hoạt động Xu hướng tích hợp chức CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN PHA VÀ TẦN SỐ CỦA THIẾT BỊ DDS 2.1 Lấy mẫu đầu thiết bị DDS 2.2 Khả chuyển pha tần số DDS 3.1 Xác định tốc độ điều chỉnh tối đa 3.2 Giao tiếp điều khiển DDS CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS 11 3.1 Tác động độ phân giải DAC lên hiệu nhiễu vệt (spurious performance) 11 3.2 Tác động oversampling lên hiệu nhiễu vệt 12 3.3 Tác động cắt giảm tích lũy pha lên hiệu vệt (spur) 13 3.3.1 Biên độ vệt 14 3.3.2 Phân bố vệt tạo cắt pha 15 3.3.3 Tóm tắt cắt bỏ phase 18 3.4 Các nguồn gây vệt khác DDS 19 3.5 Hiệu vệt giải rộng 20 3.6 Hiệu vệt giải hẹp 21 3.7 Dự báo khái thác vệt “sweet spots” dải điều chỉnh DDS 21 3.8 Xem xét biến động (Jitter) ồn pha hệ thống DDS 21 3.9 Xem xét lọc đầu 24 3.9.1 Đáp ứng họ Chebyshev 27 3.9.2 Đáp ứng lọc họ Gauss 28 3.9.3 Đáp ứng họ Legendre 29 CHƯƠNG 4: ỨNG DỤNG ĐIỀU CHẾ SỐ CỦA DDS 31 4.1 Lý thuyết điều chế số 31 4.1.1 Các khái niệm 31 4.1.2 Điều chế 33 ii 4.2 Kiến trúc hệ thống yêu cầu 35 4.3 Bộ lọc số 36 4.3.1 Bộ Lọc FIR 36 4.3.2 Bộ lọc IIR 38 4.4 DSP đa tốc 39 4.4.1 Tăng tốc 40 4.4.2 Giảm tốc 41 4.4.3 Chuyển đổi tốc độ với tỷ số n/m 43 4.4.4 Bộ lọc số 43 4.5 Xem xét đồng liệu vào xung 47 4.6 Các phương thức mã hóa liệu triển khai DDS 49 4.6.1 Mã hóa FSK 49 4.6.2 Mã hóa PSK 50 4.6.3 Mã hóa QAM 51 4.6.4 Quadrature up-conversion 52 CHƯƠNG 5: MỘT SỐ KẾT QUẢ THỰC NGHIỆM 54 5.1 Giới thiệu chip DDS AD9835 54 5.2.1 Lý thuyết hoạt động 54 5.2.2 Giao tiếp với vi điều khiển 55 5.2 Mạch tạo dao động sử dụng AD8935 56 5.2.1 Sơ đồ nguyên lý 56 5.2.2 Sơ đồ mạch in: 58 5.2.3 Mạch triển khai thực tế 59 KẾT LUẬN 60 iii DANH SÁCH CÁC HÌNH VẼ Hình 1: Sơ đồ tổng hợp tần số trực tiếp đơn giản Hình 2: Hệ thống DDS điều chỉnh tần số Hình 3: Tín hiệu chuyền qua hệ DDS Hình 4: Kiến trúc DDS 12 bít với chức phụ Hình 5: Phân tích phổ đầu DDS Hình 6: Tác động độ phân giải DAC 11 Hình 7: Tác động oversampling lên SQR 12 Hình 8: Sai số cắt bít “bánh” pha 13 Hình 9: Mẫu từ điều chỉnh có mức vệt cực đại 14 Hình 10: Mẫu từ điều chỉnh khơng gây phase truncation spur 15 Hình 11: Dãy tích lũy pha 15 Hình 12: Hoạt động từ cắt bỏ 17 Hình 13: Phổ dãy từ bị cắt bỏ 18 Hình 14: Vùng Nyquist ánh xa tần số bên băng Nyquist 19 Hình 15: Tác động biến động xung hệ thống 23 Hình 16: Phổ đầu DDS 24 Hình 17: Bộ lọc anti-alias 25 Hình 18: Đáp ứng miền thời gian 25 Hình 19: Đáp ứng miền tần số 26 Hình 20: Đáp ứng lọc họ Chebyshev 27 Hình 21: Đáp ứng lọc họ Gaussian 29 Hình 22: Đáp ứng họ Legendre 29 Hình 23: Phổ băng thơng cở sở phía 32 Hình 24: Phổ băng thơng cở sở hai phía 32 Hình 25: Phổ băng sở phức 32 Hình 26: Phổ băng thơng dải 33 Hình 27: Cấu trúc điều chế 34 Hình 28: Cấu trúc điều chế số 34 Hình 29: Cấu trúc điều chế DDS 35 iv Hình 30: Bộ điều chế DDS 35 Hình 31: Bộ lọc FIR dạng đơn giản 36 Hình 32: Đáp ứng tần số lọc FIR cho a0 = a1 = 0.5 37 Hình 33: Bộ lọc FIR n-taps 37 Hình 34: Bộ lọc IIR đơn giản 38 Hình 35: Bộ lọc IIR nhiều tap 39 Hình 36: Bộ tăng tốc đơn giản 40 Hình 37: Sự tăng tốc biễu diễn miền tần số 40 Hình 38: Bộ giảm tốc đơn giản 41 Hình 39: Quá trình tăng tốc xem miền tần số 42 Hình 40: Bộ chuyển đổi tốc độ n/m 43 Hình 41: Bộ tích phân Comp 44 Hình 42: Đáp ứng tần số lọc CIC 45 Hình 43: Tăng tốc hạ tốc dùng CIC 45 Hình 44: Đáp ứng tần số lọc CIC 46 Hình 45: Bộ tăng tốc Triple Cascade CIC 46 Hình 46: Bộ giảm tốc CIC trễ gấp hai 47 Hình 47: So sách đáp ứng lọc CIC sau sửa đổi 47 Hình 48: Sơ đồ khối điều chế chung 48 Hình 49: Bộ mã hóa FSK dùng DDS 49 Hình 50: Bộ mã hóa ramped FSK dùng DDS 49 Hình 51: Chòm 16QAM 51 Hình 52: Quadrature up-converter 52 Hình 53 Sóng Cos 54 Hình 54: Nguồn mạch dao động 56 Hình 55: Sơ đồ mắc AT89C2051 57 Hình 56: Sơ đồ ghép nối máy tính qua cổng COM 57 Hình 57: Sơ đồ mắc AD9835 58 Hình 58: Sơ đồ mạch in 58 Hình 59: Mạch ứng dụng chip DDS AD9835 59 v MỞ ĐẦU Thực tế, kỹ thuật DDS trước chủ yếu dành riêng cho ứng dụng quân sự, đắt, khó triển khai u cầu chuyển đổi số - tương tự tốc độ cao Vì tiến cơng nghệ mạch tích hợp, DDS trở thành lựa chọn khác bên cạnh công nghệ vòng khóa pha để tạo tần số đầu nhanh ứng dụng dùng tổng hợp tần số Vì xây dựng phương pháp xử lý số nên DDS cho phép thực điều chế dễ dàng Gần đây, tiến công nghệ sản xuất IC, đặc biệt CMOS, với phát triển thuật toán DSP cung cấp giải pháp chip DDS cho hệ thống xử lý tín hiệu số truyền thơng phức tạp điều chế, giải điều chế, tạo dao động nội, máy phát xung khả trình, máy phát chirp1) Phạm vi ứng dụng DDS ngày mở rộng, bao gồm cable modems, thiết bị đo, máy tạo sóng tùy ý, trạm tế bào sở nhiều ứng dụng khác Mục đích đề tài tiếp cận cơng nghệ DDS, sở tìm hiểu cấu tạo, nguyên lý hoạt động, nguồn sai số hệ thống DDS khả ứng dụng rộng lớn DDS Trên sở giúp cho tương lai triển khai hệ thống DDS FPGA, hay xa dùng DDS để tích hợp vào hệ thống khác vòng khóa pha, ứng dụng điều chế giải điều chế… Em xin gửi lời cảm ơn chân thành đến PGS.TS Ngơ Diên Tập, người tận tình hướng dẫn giúp đỡ em nhiều trình làm luận văn Em xin gửi lời cảm ơn tới tồn thể thầy giáo Khoa Điện tử - Viễn thơng giúp đỡ em hồn thành luận văn 1) chirp trình để chuyển tần số từ tần số tới tần số khác CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS Tổng hợp tần số kỹ thuật sử dụng khối xử lý tín hiệu số để tạo tín hiệu đầu điều chỉnh tần số pha tham chiếu từ nguồn xung cố định, có độ xác cao Về chất, tần số tham chiếu chia xuống khối DDS hệ số tỷ lệ đặt trước từ nhị phân lập trình được.Từ nhớ có chiều dài từ 24 đến 48 bits, cho phép khối DDS triển khai có khả cung cấp độ phân giải tần số cực cao Sản phẩm DDS ngày đóng khối nhỏ, tích hợp nhiều chức hiệu suất cao giá cạnh tranh, nhanh chóng dần trở thành lựa chọn bên cạnh giải pháp tổng hợp tần số truyền thống tương tự Sự tích hợp chuyển đổi số tương tự hiệu suất- tốc độ cao kiến trúc DDS vào chịp đơn cho phép công nghệ đạt tới phạm vi ứng dụng rộng cung cấp lựa chọn hấp dẫn khác với tổng hợp tần số tương tự dựa PLL Trong nhiều ứng dụng, giải pháp DDS giữ vài ưu điểm khác biệt so với tổng hợp tần số tương tự dùng mạch PLL 1.1 Những ưu điểm DDS - Tần số đầu độ phân giải cỡ micro Hz, khả điều chỉnh góc pha, tất thực điều khiển số - Tốc độ bước nhảy cao trình điều chỉnh pha tần số, bước nhảy tần số có pha liên tục - Kiến trúc DDS số loại bỏ việc tinh chỉnh tay liên quan đến vấn đề tuổi thọ linh kiện tác động nhiệt độ xảy tổng hợp tương tự - Giao tiếp điều khiển số DDS tạo mơi trường nơi thực điều khiển từ xa, tối ưu vi điều khiển - Khi sử dụng tổng hợp vng pha, DDS cho hai tín hiệu lối I Q khớp với 1.2 Lý thuyết hoạt động Trong dạng đơn giản nhất, tổng hợp tần số triển khai từ xung tham chiếu xác, đếm địa chỉ, nhớ đọc lập trình được, chuyển đổi D/A Hình 1: Sơ đồ tổng hợp tần số trực tiếp đơn giản Trong trường hợp này, thông tin biên độ số tương đương với chu kỳ đầy đủ sóng sin lưu PROM PROM có chức giống bảng tra cứu hàm sin Bộ đếm địa nhảy tới vị trí nhớ, nội dung biên độ sóng sin đưa tới chuyển đổi D/A tốc độ cao Khối tạo tín hiệu hình sin tương tự, tương ứng với từ lối vào số từ PROM Tần số đầu DDS triển khai theo mơ hình phụ thuộc vào: - Tần số xung đồng hồ tham chiếu - Kích cỡ bước nhảy sóng sin, lập trình vào PROM Độ xác, độ mịn công suất AC đầu kiến trúc đơn giản tốt, song thiếu điều chỉnh linh hoạt Tần số đầu thay đổi thay đổi tần số xung tham chiếu lập trình lại PROM Nếu ta đưa vào tích lũy pha, kiến trúc trở thành máy phát dao dộng điều khiển số, lõi thiết bị DDS mềm dẻo, linh động Hình 2: Hệ thống DDS điều chỉnh tần số Ở đếm biến N bít ghi pha thay đếm địa chỉ, chức nhớ làm cho khối giống vòng pha kiến trúc DDS Để hiểu chức này, ta xem dao động sóng sin giống véc-tơ quay quanh vòng pha Mỗi điểm vòng pha tương ứng với điểm dạng sóng sin Khi véc-tơ quay quanh bánh xe, dạng sóng sin tạo Một vòng quay véc-tơ xung quanh bánh xe dẫn tới chu kỳ sóng sin đầu Bộ tích lũy pha dùng để cung cấp tương đương với quay tuyến tính véc-tơ xung quanh bánh pha Giá trị tích lũy pha tương ứng với điểm chu kỳ đầu sóng sin Số điểm pha rời rạc chứa vòng pha định độ phân giải tích lũy pha Đầu tích lũy pha tuyến tính sử dụng trực tiếp để tạo sóng sin dạng khác trừ đường dốc Do bảng tra cứu pha- biên độ sử dụng để chuyển đổi từ phiên bị cắt xén giá trị đầu tức thời tích lũy pha thành giá trị biên độ sóng sin sau đưa tới D/A Hầu hết kiến trúc DDS khai thác tính chất đối xứng tự nhiên sóng sin dùng logic ánh xạ để tổng hợp chu kỳ sóng sin đầy đủ từ ¼ chu kỳ liệu từ tích lũy pha Bảng tra cứu pha – biên độ tạo tất liệu cần thiết cách đọc qua đọc lại bảng tra cứu Hình 3: Tín hiệu chuyền qua hệ DDS Bộ tích lũy pha thực mơ-đun đếm M bít, tăng giá trị lưu nhận xung clock Giá trị cộng vào xác định từ số chứa ghi delta phase Từ ghi delta phase tạo nên kích thước bước pha, tác động tới số điểm bỏ qua vòng pha Kích thước bước nhảy lớn tích lũy pha nhanh tràn sóng sin tạo nhanh hơn, dẫn tới ta có Fout = (M (REFCLK))/ 2N Ở đây: Fout tần số DDS M từ điều chỉnh nhị phân REFCLK tần số xung tham chiếu (xung hệ thống) N chiều dài số bít gia tốc pha Thay đổi giá trị M ghi DDS dẫn tới thay đổi tần số đầu (pha liên tục) Trong ứng dụng thực tế, giá trị M, hay từ điều chỉnh tần số nạp vào ghi nối tiếp nạp theo byte trước đưa vào ghi delta phase (song song) Điều nói chung để tối thiếu số chân thiết bị DDS Ngay ghi đệm nạp xong ghi delta phase kích DDS thay đổi tần số đầu Nói chung giới hạn thay đổi tần số đầu thời gian nạp ghi đệm chạy Vậy rõ ràng giao tiếp tải byte song song tăng cường khả nhảy tần số 1.3 Xu hướng tích hợp chức Hình 4: Kiến trúc DDS 12 bít với chức phụ Ưu điểm kiến trúc DDS số, khối chức số dễ dàng thêm vào lõi để tăng cường khả thiết bị Với mục đích sử dụng chung, thiết bị DDS tích hợp DAC để cung cấp tín hiệu đầu tương tự Các thiết bị DDS tích hợp DAC 10bit hỗ trợ tốc độ REFCLK lên tới 180Mhz Chip DDS tối tân đạt tốc độ xung 300MHz với ADC 12bit Cùng với việc tích hợp DAC, giải pháp DDS thơng thường chứa thêm khối thực đa dạng hoạt động tín hiệu Những khối cấp mức tính cao mở rộng khả điều khiển người sử dụng Sơ đồ khối DDS đại hình Chức khối sau: - Chức nhân REFCLK lập trình, nhân tần số xung tham chiếu ngồi, giảm u cầu tốc độ xung tham chiếu Khối tăng cường khả thiết bị sử dụng nguồn xung có - Thêm cộng phía sau khối gia tốc pha, cho phép tín hiệu trễ pha tương ứng với pha trễ đặt ghi chỉnh pha Độ dài mạch cộng xác định số bít từ chỉnh pha, kiến trúc 14 bít - Một khối SINC đảo thêm vào trước DAC bù cho đáp ứng SINC đáp ứng đầu lượng tử Nhờ cung cấp biên độ đầu giải rộng - Một nhân chèn vào bảng tra cứu SIN DAC, cho phép điều chế biên độ đầu - Một chuyển đổi D/C thêm vào để cung cấp đầu cos Nó cho phép thiết bị DDS cung cấp đầu I&Q, khớp xác tần số pha biên độ Khối ADC điều khiển giao tiếp để sử dụng với đa dạng ứng dụng - Một so sánh tốc độ cao tích hợp để thiết bị thuận tiện sử dụng máy phát tần số Bộ so sánh cấu hình để chuyển đổi sóng sin đầu thành dạng sóng vng - Thanh ghi pha tần số thêm vào cho phép từ pha tần số tiền lập trình nội dung thực thi qua chân điều khiển đơn Cấu hình hỗ trợ điều chế khóa dịch pha với chân lối vào lập trình “mark” “space” Các thiết bị DDS sản xuất với đầy đủ tính nhiều tính khác nữa, hỗ trợ tốc độ đồng hồ bên lên tới 300MHz Tính phổ biến giải pháp DDS chip với hiệu suất chức bán với giá hợp lý đóng gói tương đối nhỏ - CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN PHA VÀ TẦN SỐ CỦA THIẾT BỊ DDS 2.1 Lấy mẫu đầu thiết bị DDS Phổ tín hiệu đầu minh họa hình vẽ sau: Hình 5: Phân tích phổ đầu DDS Ở xung lấy mẫu 300Mhz xung đầu 80Mhz Theo lý thuyết Nyquist cần tối thiếu hai mẫu chu kỳ để tái tạo lại tín hiệu đầu mong đợi Các ảnh đáp ứng, phổ tín hiệu đầu lấy mẫu, tần số Fclk +/- Fout Trong ví dụ ảnh 220 Mhz, 380 Mhz, 520 Mhz… Lưu ý khơng xuất ngun lần tần số lấy mẫu Trong trường hợp fout vượt fclk, ảnh thứ xuất bên băng thông Nyquist ảnh chồng phổ Ảnh chồng phổ lọc khỏi đầu lọc triệt chồng phổ Nyquist truyền thống Trong ứng dụng DDS đặc trưng, lọc thông thấp dùng để triệt đáp ứng ảnh phổ đầu Để giữ yêu cầu cutoff lọc thông thấp phải chấp nhận giới hạn băng thông fout tới xấp xỉ 40% tần số xung chuẩn Điều thuận tiện cho việc dùng lọc thông thấp kinh tế triển khai lọc đầu Như hình vẽ biên độ fout ảnh đáp ứng bao đáp ứng Sinc(X) Điều tính chất lượng tử đầu lấy mẫu Biên độ thành phần cở ảnh tính sử dụng công thức Sin(X)/X Với hàm đáp ứng cuộn, biên độ đầu giảm ngược với tăng tần số điều chỉnh Như đề cập trên, kiến trúc DDS bao gồm lọc Sinc đảo để bù cho hiệu ứng Sinc trì biên độ đầu phẳng từ DAC băng thông lên tới 45% xung chuẩn hay 80% băng thông Nyquist Điều quan trọng phải lưu ý rằng, đường cong đáp ứng sinc biên độ ảnh đáng kể Điều quan trọng để tạo dư án tần số ứng dụng DDS phân tích phổ xem xét đáp ứng ảnh đáp ứng biên độ fout mong đợi tần số fclock Những điều không bình thường khác phổ đầu ra, sai số tuyến tính tích phân vi phân chuyển đổi DAC, yếu tố khác không tuân theo đáp ứng Sinc(X) Những điều khơng bình thường xuất họa, lượng vệt phổ đầu tạo biên độ bé nhiều so với biên độ đáp ứng ảnh Nền nhiễu nói chung thiết bị DDS xác định chồng chập nhiễu , nhiễu nhiệt, nối đất đa dạng nguồn gây nhiễu khác Nền nhiễu, công suất vệt, công suất jitter1) thiết bị DDS chịu ảnh hưởng lớn bố trí bo mạch, chất lượng nguồn ni chất lượng xung tham chiếu 2.2 Khả chuyển pha tần số DDS Tính tốn từ điều chỉnh tần số Tần số đầu thiết bị DDS xác định theo công thức: Fout = (M (REFCLK))/ 2N Ở đây: Fout tần số DDS M từ điều chỉnh nhị phân REFCLK tần số xung tham chiếu (xung hệ thống) N chiều dài số bít gia tốc pha Chiều dài tích lũy pha chiều dài từ điều chỉnh tần số, xác định mức độ độ phân giải tần số DDS Biết Fout biết N tần số xung chuẩn ta xác định giá trị từ điều chỉnh tần số, nạp giá trị vào ghi điều khiển tần số ta thu đầu mong đợi 1) jitter biến động 3.1 Xác định tốc độ điều chỉnh tối đa Tốc độ điều chỉnh thiết bị DDS xác định cấu hình nạp lựa chọn, từ nối tiếp byte song song, tốc độ giao tiếp điều khiển Trong vài ứng dụng, tốc độ điều chỉnh tần số tối đa cần thiết Với ứng dụng GMSK (Gaussian minimum shift keying) điều chế ramped-FSK2), yêu cầu tốc độ điều chỉnh tần số tối đa để hỗ trợ chuyển hình dạng phổ tần số điều chế Khi từ điều chỉnh nạp giao tiếp điều khiển, ép buộc cập nhật tần số phụ thuộc tốc độ cổng giao tiếp điều khiển Đặc trưng, thiết bị DDS cung cấp trình nạp song song thuận tiện cho việc lấy liệu vào ghi điều khiển tốc độ cao Tốc độ đồng hồ xung liệu điều khiển 100 Mhz hỗ trợ giao tiếp nạp byte song song Điều có nghĩa từ đưa tới đầu thiết bị 10 ns Đầu liên tục pha chuyển tần số DDS phù hợp với ứng dụng nhảy tần số tốc độ cao Thiết bị DDS thường cung cấp tập ghi, tiền lập trình từ điều chỉnh Nội dung ghi điều khiển thực thi từ chân thiết bị Điều cung cấp tốc độ chuyển tần số cực nhanh giá trị tần số lập trình trước Cách bố trí đặc biệt phù hợp cho ứng dụng điều chế FSK, tần số “mark” “space” lập trình trước Khi sử dụng ghi lập trình trước, tốc độ chuyển tần số lên tới 250 Mhz 3.2 Giao tiếp điều khiển DDS Tất chức năng, đặc tính, cấu hình thiết bị DDS nói chung lập trình qua giao tiếp điều khiển thiết bị Giao tiếp điều khiển thiết bị DDS xây dựng đa dạng cấu hình Cấu hình thơng thường giao tiếp nối tiếp giao tiếp truyền byte song song Vùng giao tiếp ngầm định từ ghi 40 bít lưu trữ tất từ điều khiển tất chức tới cổng giao tiếp nối tiếp đồng tương thích với vi điều khiển Thanh ghi profile: Các ghi lập trình trước xây dựng thiết bị DDS cho phép tăng cường tốc độ chuyển pha tần số tín hiệu đầu Dữ liệu chứa ghi thực thi qua chân dành riêng cho phép sử dụng để thay đổi tham số hoạt động khơng qua giao tiếp điều khiển Ví dụ dạng tính lập trình trước là: 2) FSK người sử dụng lập trình tần số bắt đầu kết thúc - Từ điều khiển tần số đầu từ cho phép người sử dụng thu tốc độ nhảy tần số tối đa Sự có mặt ghi tần số thuận tiện cho việc sử dụng thiết bị DDS điều chế FSK liệu vào trực tiếp lái lối tới tần số mong đợi “mark” “space” - Pha ghi đầu ra, chức cho phép người sử dụng thực tăng trễ pha lập trình trước tới tín hiệu lối Vùng phân giải từ 11,5 độ với bít 0.02 độ với 14 bít Điều chế khóa dịch pha thực nhờ tính - Trong điều chế số chuyển đổi vuông pha chức tăng cường lập trình trước ghi profile Những chức bao gồm đáp ứng lọc FIR, lấy mẫu lên, đảo phổ đầu - 10 CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS 3.1 Tác động độ phân giải DAC lên hiệu nhiễu vệt (spurious performance) Độ phân giải DAC phụ thuộc số bit đầu vào Một DAC 10 bít có độ phân giải 10 bít Ảnh hưởng độ phân giải DAC dễ dàng hiểu thấy việc xây dựng lại sóng sin Hình 6: Tác động độ phân giải DAC Trong ví dụ ta dùng DAC bit để tạo lại tín hiệu sin Các đường thẳng đứng đánh dấu thời gian, khoảng cách chúng thể chu kỳ lấy mẫu Lưu ý độ lệch tín hiệu đầu tín hiệu sóng sin hoàn hảo Khoảng cách trục đứng hai đường tín hiệu thời điểm lấy mẫu sai số đưa vào DAC kết độ phân giải Sai số gọi sai số lượng tử gây tác động méo lượng tử Để hiểu tính chất méo lượng tử, lưu ý rìa lên nhọn tín hiệu đầu DAC, rìa lên thể có mặt thành phần tần số cao thêm vào thành phần Những thành phần tần số cao tạo nên méo lượng tử Trong miền tần số, sai số méo lượng tử bị chồng lên bên băng thông Nyquist xuất vệt rời rạc phổ đầu DAC Khi độ phân giải DAC tăng, méo lượng tử giảm, nghĩa giá trị kí sinh phổ đầu giảm Trong thực tế mối quan hệ độ phân giải DAC lượng méo xác định Nếu DAC hoạt động tối đa, tỉ lệ cơng suất tín hiệu cơng suất ồn lượng tử cho bởi: SQR= 1.76 + 6.02B ( dB) 11 Ở B số bít DAC Ví dụ, DAC bít có SQR 49.92 dB Chú ý, phương trình SQR chỉ cơng suất ồn tổng cộng sai số lượng tử Nó khơng cung cấp thông tin vệt hay mức vệt cực đại, công suất tổng cộng tất vệt liên quan tới tín hiệu Điểm thứ hai phương trình áp dụng DAC hoạt động hết công suất (fullscale) Tại mức đầu thấp hơn, cơng suất thành phần giảm sai số lượng tử không đổi Tác động thực tế làm giảm SQR, ồn lượng tử trở nên nghiêm trọng với thành phần Tác động DAC hoạt động mức đầu thấp xác định bằng: A = 20log(FFS) (dB) Trong FFS phân số fullscale, chế độ hoạt động DAC, phương trình SQR trở thành: SQR= 1.76 +6.02B + 20log(FFS) 3.2 Tác động oversampling 1) lên hiệu nhiễu vệt Trong oversampling tốc độ lấy mẫu cao tốc độ yêu cầu theo lý thuyết Nyquist Nhớ rằng, Nyquist u cầu băng thơng tín hiệu lấy mẫu ½ tốc độ lấy mẫu Nếu băng thơng tín hiệu lấy mẫu cố tình nén xuống phần nhỏ u cầu Nyquist, tốc độ lấy mẫu vượt giới hạn yêu cầu Nyquist oversampling sử dụng Hình 7: Tác động oversampling lên SQR Hình vẽ cách oversampling cải thiện SQR, Công suất ồn lượng tử tổng cộng phụ thuộc vào độ phân giải DAC Nó đại lượng cố định tỷ lệ với 1) Lấy mẫu cao tiêu chuẩn Nyquist 12 vùng bôi đen Trong trường hợp lấy mẫu oversampling, tổng lượng ồn giống trường hợp lấy mẫu Nyquist Vì cơng suất ồn khơng đổi diện tích hình chữ nhật tỉ lệ với cơng suất ồn, chiều cao hình chữ nhật lấy mẫu oversampling phải nhỏ lấy mẫu Nyquist Lưu ý diện tích hình chữ nhật vùng băng thơng quan tâm nhỏ trường hợp lấy mẫu oversampling Tác động oversampling cho công thức: C = 10 log ( Fsos/Fs) (dB) Và SQR= 1,72 + 6,02B + 20log(FFS) + 10log(Fsos/Fs) (dB) 3.3 Tác động cắt giảm tích lũy pha lên hiệu vệt (spur) Cắt pha phạm vi quan trọng kiến trúc DDS Xem xét DDS với 32 bít tích lũy pha Để trực tiếp chuyển 32 bít pha tới biên độ tương ứng yêu cầu 232 entry bảng tra cứu triển khai thực tế Giải pháp sử dụng sử dụng phần nhỏ bít quan trọng đầu tích lũy để cung cấp thơng tin pha Ví dụ ta sử dụng 12 bít cao đầu phần lại cắt bỏ Để hiểu việc cắt tín hiệu đầu tích lũy pha ta sử dụng khái niệm “bánh pha số” Ta xem xét DDS đơn giản sử dụng tích lũy pha bít sử dụng bít cao cho phân giải pha Với tích lũy pha bít, độ phân giải pha 1.41 độ Hình 8: Sai số cắt bít “bánh” pha 13 Nếu có bít quan trọng sử dụng để tạo thơng tin pha độ phân giải trở thành 11.25º, mơ tả hình vẽ chấm đỏ Giả sử bước đếm 6, góc pha tương ứng với bước nhảy tích lũy pha mơ tả hình vẽ Lưu ý bước nhảy pha rơi vào phần điểm màu đỏ thứ 1, tăng khác pha tích lũy pha pha với độ phân giải bít Sự khác dẫn tới sai pha 6*1.41 = 8.46 độ Trong bước pha thứ tích lũy pha, nằm điểm thứ điểm thứ vòng chấm màu đỏ kết dẫn tới sai pha góc E2… Rõ ràng rằng, sai pha cắt từ pha lối dẫn tới sai số biên độ ánh xạ Những sai số tuần hồn sau số vòng quay pha tích lũy pha pha bị cắt trùng Vì biên độ sai số tuần hồn miên thời gian, chúng xuất phổ vạch miền tần số gọi phase truncation spurs (các vệt tạo cắt pha) Người ta rằng, biên độ phân bố vệt tạo cắt pha phụ thuộc vào hệ số kích thước tích lũy pha (A bít), kích thước từ pha (P bít) từ điểu chỉnh (T bít) 3.3.1 Biên độ vệt Có từ chỉnh pha khơng gây vệt từ khác gây vệt mức cao Nếu đại lượng A – P nhiều mức spur cực đại gần xấp xỉ -6.02P dBc ( nghĩa 6.02P dB ứng với tần số từ điều chỉnh) Vì DDS 32 bít với từ pha 12 bít gây vệt tạo cắt pha không nhiều -72dBc không quan tâm tới việc chọn từ điều chỉnh Những từ điều chỉnh có mức vệt cực đại từ thỏa mãn điều kiện sau: GCD(T, 2( A- P )) = 2(A-P-1) GCD ước số chung lớn Để phương trình mẫu từ điều chỉnh sau: Hình 9: Mẫu từ điều chỉnh có mức vệt cực đại 14 ... CƠ BẢN VỀ KỸ THUẬT DDS Tổng hợp tần số kỹ thuật sử dụng khối xử lý tín hiệu số để tạo tín hiệu đầu điều chỉnh tần số pha tham chiếu từ nguồn xung cố định, có độ xác cao Về chất, tần số tham chiếu... chuyển pha tần số DDS Tính tốn từ điều chỉnh tần số Tần số đầu thiết bị DDS xác định theo công thức: Fout = (M (REFCLK))/ 2N Ở đây: Fout tần số DDS M từ điều chỉnh nhị phân REFCLK tần số xung tham... DUNG Đề tài hướng tới nhìn tổng quan kỹ thuật tổng hợp tần số trực tiếp (DDS) Trong phần đầu, nội dung đề cập tới sơ đồ cấu tạo giải thích nguyên lý hoạt động hệ thống DDS (Direct Digital Syntherizer)