1. Trang chủ
  2. » Cao đẳng - Đại học

MẠCH LOGIC VÀ MẠCH SỐ

85 234 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 85
Dung lượng 2,07 MB

Nội dung

GT ĐIỆN TỬ CƠ BẢN Mạch logic - mạch số I Đại số Boole – Các cổng logic Cơ số_Cơ số thập phân 475 = 4.10 +7.10 +5.10 MSB LSB MSB LSB Tổng quát: số N biểu diễn: N=a n -1 b n -1 1 o o + ……+ a b2+a b +a b i i số thập phân a = 0 ; b =10 số nhị phân i i a = 0 ; b = 2 (1101)2 = 1.2 +1.2 +0.1 + 1.2 = 8+4+0+1= (13 )10 i i số bát phân: a = 07; b = ( 123)8 = 1.8 +2.8 +3.8 = 64+16+3 = (83)10 • Cơ số thập lục phân( Hexadecimal): i i a = 0 9,A ,B, C, D, E, F ; b = 16 (3F)16 = 3.16 + F.16 = 48 + 15 = (63)10 1FF)16=1.16 +F.16 +F.16 =256+240+15= =(511)10 Bảng chuyển đổi giửa số Thập phân (Decimal) Nhị phân ( Binary) Bát phân ( Octal) Thập lục ph (Hexadecimal 0000 0 0001 1 0010 2 0011 3 0100 4 (tiếp) 0101 0110 6 0111 7 1000 10 1001 11 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 16 10000 20 10 255 100000 11111111 100 377 40 FF 64 Định luật đại số Boole • • • • • Đại số Boole hệ thống đại số kín chứa tập hợp K hai nhiều phần tử có toán tử + Khi kết hợp nhiều mệnh đề logic lại với tạo thành mệnh đề phức tạp  thiết kế nhiều cổng logic Do phải rút gọn hàm logic  sử dụng cổng logic Cách rút gọn nhiều cách : trực tiếp đại số Boole, Bảng karnaugh… Theo đại số Boole, môt hàm logic biểu diễn dạng tắc: Tổng tích POS Tích tổng SOP rút gọn nhờ loại biến bù kề ( A+/A) ( A/A ) • Hàm AND Hàm OR 1a 0.0 = 1b 0+0 = 2a 0.1 = 2b 0+1 = 3a 1.0 = 3b 1+0 = 4a 1.1 = 4b 1+1 = 5a A.0 = 5b A+0 = A 6a 0.A = 6b 0+A = A 7a A.1 = A 7b A+1 = 8a 1.A = A 8b 1+A = 9a A.A = A 9b A+A = A 10a A.A\= 10b A+A\=1 • Hàm NOT 11 0\ = 12 1\ = 11 =1 12 1= 13 A= A 13 A\\ = A Định luật giao hóan: 14a AB = BA 14b A+B=B+A Định luật kết hợp 15a A(BC)=(AB)C 15b A+(B+C)=(A+B)+C Định luật hấp thụ 16a A(A+B)=A 16b (A+AB)= A Định luật phân bố 17a A(B+C)=AB+ AC 17b A+BC=(A+B)(A+C) Định luật dán (Định luật Nashelsky) 18a A(A\+B)=A.B 18b A+/AB=A+B 19a (A+B\)B=A.B 19b (A+B\)B=A.B Định luật DE MORGAN 20a 20b AB = A + B A + B = A.B Các biểu thức chứng minh A cách + B +vẽCcác + sơ=dồ A.mạch B.C logic cách lập bảng chân lý chúng định luật chứng minh A.B.C = A + B + C • Cổng NOT X X NOT NOT gate X X 0 Truth table for NOT gate II Cổng NOT dùng MOSFET V DD R D v v out in MOSFET inverter V iD V DD R GS =5V 4V B D R D – 3V 2V 1V Switching characteristic A V DD =5V v DS (V) 10 b Họ IC-CMOS Đặc tính IC CMOS (1) Mức logic VDD = VOH ViHmax= VDD ViHmin= 2/3VDD NM ViLmax= 1/3VDD ViLmin= 0V NM In VoL= 0,05V Out Dòng dòng vào bé pA  mA 74Cxxx, 74ACTxxx ( IOH=IOL=24mA) 74FCT ( IOH=15mA); 74TC( IOH = 64mA) 71 2) Khả tải N < 50 ( Họ 40xxx) (3) Lề nhiễu-NM NM = (1/3 )VDD (4) Điện cung cấp Vss = 0V  VDD = 3V – 18V (5) Thời gian truyền trể tpd( Delay time ) 40xxx ( tpd = 30 – 100ns); 74C ( 7-8ns) 74HCFACT ( 3,5ns); 74FACT,ACL(2,5ns) (6) Công suất tiêu tán PD bé , thay đổi theo tần số hoạt động 0,001mW/cổng 100kHz; 0,1mW 1MHZ; 50mW 40MHz; 1,5mW 1MHz (74HCxxx) 72 (7)Tích số tốc độ cơng suất – SPP Rất nhỏ khoảng pws ( pico watt giây) 100pws ( 74xxx) ; 105pwz 1MHz ( 40xxx) 15pws ( 74HCxxx); 74HCT ( có tốc độ cao tương thích với họ TTL ) Nhận xét: CMOS có ưu điển TTL như: • • • • Tổng trở vào lớn Dòng tiêu thụ nhỏ, cơng suất tiêu tán thấp Lề nhiễu lớn [(1/3)VDD] Tốc độ chậm cải tiến (đạt 1ns) 73 Các điều cần ý sử dụng CMOS: (1).Lưu giử linh kiện mốp dẫn điện board mạch có nối đất (2).Tránh để nơi ẩm thấp gần chất tổng hợp (3) Không chạm tay vào chân (4).Không tháo IC khỏi mạch có điện (5) Tay, mỏ hàn,kềm…phải đươc nối đất trước tíếp xúc với IC (6).Mắc tất chân có ghi NC vào VDD vào mass (7).Bảo đảm tín hiệu vào không vượt trị VDD cung cấp (8) Tắt nguồn tín hiệu vào trước tắt nguồn cấp điện (9) Không nên thúc IC TTL ngõ IC CMOS chuẩn,không nối chung ngõ IC CMOS lại với kể IC có ngõ trạng thái (10).Giảm thiểu tải có tính điện dung ngõ ra, giử tpd nhỏ tốt, không nối dây dài giửa chân IC 74 2) Khả tải 75 IV Cổng truyền Chỉ cho qua tín hiệu cho phép (điều khiển) a Cổng truyền NMOS- đơn hướng Khi vi = VDD c = VDD cực a hoạt động cực D ( phân cựic VDD)và b cực S ( phân cực 0V), MOSFET dẫn , CL nạp điện  Vo = VDD-VTH b Vo Vi a G c Vi Vo CL C 76 Khi Vi = 0V C= VDD a cực S, b cực D Tụ CL xã qua MOSFET hết  MOSFET ngưng, Vo = 0V xem cổng cho logic truyền qua Khi C=0, kênh n ngưng , cổng MOSFET khơng cho tín hiệu truyền qua Tóm lại: Khi C = 1( logic 1)cổng cho tín hiệu vào Vi truyền qua Vo = Vi Khi C = 0(logic 0) cổng bị khố khơng cho tín hiệu truyền qua 77 Cổng truyền đảo • Mạch có dạng: C=0  A Không truyền qua B A B C C=1  A truyền qua B • Ta có cổng truyền A B đảo điều khiển /C C=0 : /A truyền qua B C=1 : A không truyền qua B C 78 Các Cổng truyền khác a Cổng truyền đơn cực điều khiển đảo Khi C = , /C =  Cổng bị khố tín hiệu không truyền qua Khi C = , /C =  cổng mở , tín hiệu truyền qua Vi Vo CL C 79 3.Cổng truyền CMOS - truyền lưỡng cực Mạch điện • C Khi C = 0, /C = Vi=VDD NMOS ngưng ( VGSN = 0) PMOS dẫn( VGSP= - VDD) V0 = VDD  NMOS b a Vi Vi = 0V  NMOS dẫn( VGS = VDD), PMOS ngưng(VGSP = 0V) Vo = 0V Cổng đóng cho truyền qua Vi = Vo VDD Vo e PMOS G d /C C O/I I/O /C 80 •  Khi C = 0, /C = Vi = 0V  NMOS ngưng(VGSN=0V) PMOS ngưng(VGSP = VDD)  Vi = VDD NMOS ngưng(VGSN=-VDD) PMOS ngưng( VGSP=0V)  cổng bị hở khơng cho tín hiệu truyền qua Tóm lại: Khi C = cổng cho tín hiệu truyền qua Khi C = cổng khơng cho tín hiệu qua 81 • • Do cấu trúc MOSFET có tính đối xứng ,các cực S D hốn đổi vị trí nhau, nên cho tín hiệu vào từ B tín hiệu bên A theo cách điều khiển : nên cổng truyền theo chiều A đổi lại B A Cổng truyền lưỡng cực Cổng truyền lưỡng cực thông dụng kỹ thuật số, truyền số liệu chiều ( hướng) 82 83 Fundamentals of Boolean Algebra (1) • • • Basic Postulates Postulate (Definition): A Boolean algebra is a closed algebraic system containing a set K of two or more elements and the two operators • and + Postulate (Existence of and element): (a) a + = a (identity for +), • Postulate (Commutativity): (a) a + b = b + a, • (b) a • b = b • a Postulate (Associativity): (a) a + (b + c) = (a + b) + c • (b) a • = a (identity for •) (b) a• (b•c) = (a•b) •c Postulate (Distributivity): (a) a + (b•c) = (a + b) •(a + c) • Postulate (Existence of complement): (a) • (b) a• (b + c) = a•b + a•c (b) Normally • is omitted a+a =1 a•a = 84 Fundamentals of Boolean Algebra (2) • Fundamental Theorems of Boolean Algebra • Theorem (Idempotency): (a) a + a = a • (b) aa = a Theorem (Null element): (a) a + = (b) a0 = • Theorem (Involution) • Properties of and elements (Table 2.1): a = a OR AND Complement a+0=0 a0 = 0' = a+1=1 a1 = a 1' = 85 ... số Boole – Các cổng logic Cơ số_ Cơ số thập phân 475 = 4.10 +7.10 +5.10 MSB LSB MSB LSB Tổng quát: số N biểu diễn: N=a n -1 b n -1 1 o o + ……+ a b2+a b +a b i i số thập phân a = 0 ; b =10 số. .. = logic = 0V– 0,5V VDD 1 =logic = VDD RD B A F=Vo 0 1 1 1 vo Q2 B Q1 NMOS A 25 Cổng NAND-NMOS tải động • • Mạch điện Bảng chân lý Vào B Vào A + VDD Q3 Ra Y = Vo Q2 1 1 1 vo B A Q1 26 Các cổng logic. .. nhiều cổng logic Do phải rút gọn hàm logic  sử dụng cổng logic Cách rút gọn nhiều cách : trực tiếp đại số Boole, Bảng karnaugh… Theo đại số Boole, môt hàm logic biểu diễn dạng tắc: Tổng tích

Ngày đăng: 13/09/2019, 17:57

TỪ KHÓA LIÊN QUAN

w