MẠCH LOGIC VÀ MẠCH SỐ

Đại số Boole – Các cổng logic1.. • Theo đại số Boole, môt hàm logic cĩ thể biểu diễn bằng 1 trong 2 dạng chính tắc: là Tổng các tích POS và Tích các tổng SOP rút gọn nhờ loại được cá

GT ĐIỆN TỬ CƠ

BẢN

Mạch logic - mạch

số

I Đại số Boole – Các cổng logic

1 Cơ số_Cơ số thập phân

• Cơ số thập lục phân( Hexadecimal):

Bát phân ( Octal)

Thập lục ph (Hexadecimal

2 Định luật của đại số Boole

phần tử và có toán tử và +

• Khi kết hợp nhiều mệnh đề logic lại với nhau tạo thành mệnh đề phức tạp  thiết

kế nhiều cổng logic.

• Do đĩ phải rút gọn các hàm logic  sử dụng ít cổng logic hơn.

• Cách rút gọn bằng nhiều cách : trực tiếp bằng đại số Boole, Bảng karnaugh…

• Theo đại số Boole, môt hàm logic cĩ thể biểu diễn bằng 1 trong 2 dạng chính tắc:

là Tổng các tích POS và Tích các tổng SOP

rút gọn nhờ loại được các biến bù kề nhau ( A+/A) và ( A/A )

5a A.0 = 0 5b A+0 = A

6a 0.A = 0 6b 0+A = A

7a A.1 = A 7b A+1 = 1

8a 1.A = A 8b 1+A = 1

9a A.A = A 9b A+A = A

10a A.A\= 0 10b A+A\=1

Định luật dán (Định luật Nashelsky)

18a A(A\+B)=A.B 18b A+/AB=A+B

19a (A+B\)B=A.B 19b (A+B\)B=A.B

Định luật DE MORGAN

20a 20b.

Các biểu thức trên có thể chứng minh bằng cách vẽ các sơ dồ mạch logic hoặc bằng cách lập 2 bảng chân lý nếu chúng như nhau là định luật được chứng minh là đúng

+ = + + + =

• Cổng NOT

X

NOT gate

1 0

0 1 Truth table for NOT gate

X

NOT

II Cổng NOT dùng MOSFET

• Điều kiện phân cực

EMOSFET có đặc tính sau:

Khi EMOSFET ngưng  RD(OFF) rất lớn.

Khi EMOSFET dẫn  RD(ON) rất bé

Nhà sản xuất cho :RD(ON)=VDS(ON) / ID(ON) đo tại Qtest.

Phân cực trong vùng điện trở thoả điều kiện: IDbh < ID(ON) khi VGS = VGS(ON)

• Khi vi <VTH NMOSFET ngưng, Vo= VDD = VOH

Khi Vi > VTH NMOSFET dẫn, Vo =0V= VOL

Vo = [RDS(ON) / (RDS(ON)+RD)] VDD=0V

-III.Cổng logic dùng CMOS

• Cấu trúc : N-MOS + P-MOS

D1 A

Q2

ID2

ID1

Đặc tuyến chuyển của CMOS

Đặc tuyến chuyển của CMOS

Cổng AND

Phát biểu Đại số Boole:

Nếu X là đúng và Y đúng thì Z là đúng và ngược lại là sai

Mức điện thê`

X Y X 0V 0V 0V 0V 5V 0V 5V 0V 0V

Loại bỏ nhiễu ở ngõ ra

Phân tích mạch logic tổ hợp

• Giản đồ thời gian của cổng logic

(a) Two-input AND gate

a

a b

c

tPD tPD

(c) tPD = t PLH = tPHL

a b c

tPLH tPHL

(d) tPLH < tPHL

a b c

(b) Ideal (zero) delay

• Cổng OR

Phát biểu Boole:

Nếu X là đúng hoặc Y là đúng thì Z là đúng, ngược lại Z là sai

Các cổng cơ bản

A

Y

LOGIC TỔ HỢP

• L à tổ hợp các cổng logic với nhau và chỉ tuân theo các định luật Đại số Boole, cĩ tính chất

- Các ngõ ra chỉ tuỳ thuộc các ngõ vào

- Chúng tuân theo những qui tắc cố định (khơng biến đổi)

A

• Cổng NAND – NMOS tải thụ động

NMOS Q1

2 Các cổng logic CMOS khác

a.Cổng NAND - CMOS

vo B

B A

C

vo VDD

Cổng NOR-NMOS tải động

B A

vo VDD

0 1 0 1

0 1 1 0

Truth table

X Y

0 0

0 1

1 0

Thực hiện mạch từ hàm số F và giản đồ thời gian

• .

f ( A , B , C )

t 0 t 1 t 3 t 4 t 5 t 6 t 7

A B C D E F G

A B C

∑

= m ( 1 , 4 , 5 , 6 )

C AB C

B A C B A C B

=

) , , ( A B C f

C B C

A +

=

• Thí dụ: Các cổng tương đương

Mạch tương đương(có cùng hàm logic)

Kiểm chứng định luật De Morgan

NOT

NOT

• Chứng minh định luật đại số Boole

Lập các bảng chân trị của hai mạch

Cách biểu diễn dạng chính tắc SOP và POS

W

A B

Cổng logic NMOS tổ hợp (trong IC)

III Phương pháp rút gọn hàm logic

đơn giản hơn( bớt đi số cổng không cần thiết)

• Thí dụ 2: Thiết kế hệ thống báo động cho ngân hàng ( họăc cho ô tô,…) theo yêu cầu sau:

- Trong giờ làm việc ,cửa chính và cửa kho mở , mạch không báo động

- Sau giờ làm việc , chỉ cần 1 cửa mở là mạch báo động.

Đặt: Cửa chính A = 0 khi đóng

Cửa kho B = 1 khi hở

Khoá C = 0 trong giờ làm việc

1 sau giờ làm việc

Mạch báo động Z = 0 khi không hoạt động

1 khi hoạt động

Thiết lập bảng hoạt động ( bảng chân lý):

D

C

B

• Ứng dụng cổng EXOR

IC so sánh nhị phân

74LS85 A3

14

B1

11

B0 9

IA<B 2 IA=B 3 IA>B 4

A<B 7 A=B 6 A>B 5

=1 ( A=B) Y

Mạch kiểm tra chẳn lẽ ( parity bit generator )

I3

I2

I1

• b Mạch toàn tổng – FA ( Full Adder)

Logic Equations

C = x’yz + xy’z + xyz’ + xyz = z • (x’y+xy’) + xy • (z+z’) = z • (x ⊕ y) + x • y

= MAJ (x,y,z)

S = x’y’z + x’yz’ + xy’z’ + xyz = x’yz’ + xy’z’ + x’y’z + xyz = z’(x’y + xy’) + z(x’y’ + xy)

STP I 3 I 2 I 1 I O Y 1 Y O 0

1 2

3.Mạch giải mả

• Mạch giải mã 2 sang 4 đường

B A Y 3 Y 2 Y 1 Y 0

0 0 0 0 0 1

• Mạch giải mả 3-8 đường

74LS138 A2

1 2 3 4 5 6 7

Q

C BA Q

CB A Q

CBA Q

C B A Q

C BA Q

CB A

Q

CBA Q

C B

A BCD to seven-segment decoder

D

ắt hết

4511 + LED 7 đoạn catod chung

a

1 b 2 c 3 d 4 e 5 f 6 g 7 . 8

Gnd

9 4511

• 7447A+ LED 7 đoạn anod chung

7447 A3

test

3

RBI 5

a

1 b 2 c 3 d 4 e 5 f 6 g 7 . 8

V+ 9

Mạch gi ải mã và LED 7 đoạn

Vcc +5V

Electronic Logic Gates (3)

5 4

3 2

1

GND 7400: Y = AB

Quadruple two-input NAND gates

5 4

3 2

1

GND 7402: Y = A + B

Quadruple two-input NOR gates

V cc 4 B 4 A 4 Y 3 B 3 A 3 Y

V cc 6 A 6 Y 5 A 5 Y 4 A 4 Y

Electronic Logic Gates (4)

5 4

3 2

1

GND 7410: Y = ABC

Triple three-input NAND gates

5 4

3 2

1

GND 7420: Y = ABCD

Dual four-input NAND gates

Electronic Logic Gates (5)

GND 7430: Y = ABCDEFGH

8-input NAND gate

7432: Y = A + B Quadruple two-input OR gates

14 13 12 11 10 9 8

Các điều cần chú ý khi sử dụng CMOS:

(2).Tránh để nơi ẩm thấp và gần các chất tổng hợp.

(3) Không được chạm tay vào các chân ra.

(4).Không được tháo IC ra khỏi mạch khi đang có điện

(5) Tay, mỏ hàn,kềm…phải đươc nối đất trước và đang khi tíếp xúc với IC.

(6).Mắc tất cả các chân có ghi NC vào VDD hoặc vào mass

(7).Bảo đảm tín hiệu vào không vượt quá trị VDD cung cấp.

(8) Tắt nguồn tín hiệu vào trước khi tắt bộ nguồn cấp điện

(9) Không nên thúc 1 IC TTL bằng ngõ ra IC CMOS chuẩn,không nối chung các ngõ ra IC CMOS lại với nhau kể cả IC có ngõ ra 3 trạng thái.

(10).Giảm thiểu các tải có tính điện dung ở ngõ ra, giử tpd càng nhỏ càng tốt, không được nối dây quá dài giửa các chân IC.

2) Khả năng tải

c G

Khi Vi = 0V và C= VDD a là cực S, b là cực D Tụ CL xã qua MOSFET cho đến

hết  MOSFET ngưng, Vo = 0V

xem như cổng cho logic 0 truyền qua

Khi C=0, kênh n ngưng , cổng MOSFET không cho tín hiệu truyền qua

Tóm lại:

Khi C = 1( logic 1)cổng cho tín hiệu vào Vi truyền qua Vo = Vi

Khi C = 0(logic 0) cổng bị khoá không cho tín hiệu truyền qua.

đảo điều khiển bằng /C

C=0 : /A được truyền qua B

C=1 : A không truyền qua B C

C ác Cổng truyền kh ác

Cổng truyền đơn cực điều khiển đảo

Khi C = 1 , /C = 0  Cổng bị khoá tín hiệu

không truyền qua.

Khi C = 0 , /C = 1  cổng mở , tín hiệu được

3.Cổng truyền CMOS - truy ền lưỡng cực

NMOS

PMOS

C

O/I

Khi C = 1 cổng cho tín hiệu truyền qua

Khi C = 0 cổng không cho tín hiệu qua

• Do cấu trúc MOSFET có tính đối xứng ,các cực S và D có thể hoán đổi vị trí nhau, nên khi cho tín hiệu vào từ B tín hiệu sẽ ra bên A và theo cùng cách điều khiển trên : nên cổng có thể truyền theo cả 2 chiều A và đổi lại B A Cổng truyền lưỡng cực

• Cổng truyền lưỡng cực được thông dụng trong kỹ thuật số, truyền số liệu cả

2 chiều ( hướng).

Fundamentals of Boolean Algebra (1)

• Basic Postulates

• Postulate 1 (Definition): A Boolean algebra is a closed algebraic system containing a set K

of two or more elements and the two operators • and +.

• Postulate 2 (Existence of 1 and 0 element):

(a) a + 0 = a (identity for +), (b) a • 1 = a (identity for •)

Fundamentals of Boolean Algebra (2)