xây dựng bài thực tập mạch tương tự

Từ đó, mạch khuếch đại thuật toán sử dụng lưỡng cực và kỹ thuật MOS trong thiết kế.Hầu hết những IC op-amp rất rẻ không tới 1đô la nên được sử dụng một cách rộng rãi.Dựa vào ký hiệu IC t

I Giới thiệu về IC thuật toán.

1. Khái quát về op_amp.

Vào năm 1965, mạch tích hợp lưỡng cực đầu tiên, ICµ −A 709 được hãng FairchildSemiconductor giới thiệu và là một trong những IC đầu tiên được sử dụng hoạt động theohướng thuật toán Sau đó, ICµΑ−741, cũng của hãng này, được giới thiệu sau thập niên

60 Từ đó, mạch khuếch đại thuật toán sử dụng lưỡng cực và kỹ thuật MOS trong thiết kế.Hầu hết những IC op-amp rất rẻ (không tới 1đô la) nên được sử dụng một cách rộng rãi.Dựa vào ký hiệu IC thuật toán, có hai ngõ vào và một ngõ ra, hình 1.1(a) mô tả kýhiệu của mạch khuếch đại thuật toán tín hiệu nhỏ Khi tất cả transistor hoạt động, cầncấp nguồn DC cho IC thuật toán để transistor phân cực trong vùng tác động thuận (activeregion) Hầu hết IC thuật toán được cấp cả nguồn âm và nguồn dương như hình 1.1(b)

Hình 1.1: (a ) Ký hiệu mạch khuếch đại thuật toán tín hiệu nhỏ(b) IC thuật toán với điện thế nguồn cấp dương V+ và điện thế nguồn cấp âm V−

Thường một mạch thuật toán được tạo thành từ 20 đến 30 transistor IC thuật toánđiển hình có những thông số gần như lý tưởng Do đó ta có thể xem IC thuật toán như mộtlinh kiện điện tử “đơn giản”, có nghĩa là ta có thể dùng IC thuật toán để thiết kế mạch dễdàng

Trong chương này, ta phát triển việc thiết lập những thông số thuật toán lý tưởng vàsau đó xem xét phương pháp phân tích và thiết kế mạch thuật toán đa dạng Công việcnày giúp ta hiểu quá trình thiết kế mạch điện Trong chương này, ta giả sử IC thuật toánlà lý tưởng Mạch khuếch đại IC thuật toán không lý tưởng sẽ được khảo sát ở các chươngsau, lúc đó phải kể đến dòng vào i in trong kết quả ra

1 Những thông số lý tưởng.

Hình 1.2: (a) Ký hiệu mạch op-amp tương đương lý tưởng(b) Đặc tuyến truyền DC

IC thuật toán nhận biết sự khác biệt giữa hai tín hiệu ngõ vào, và khuếch đại sự khácbiệt này để cho ra một tín hiệu ngõ ra Xem mạch tương đương lý tưởng ở hình 1.2(a)

Điều kiện lý tưởng, tổng trở vào vô hạn, có nghĩa là dòng vào bằng không Ngõ ra củaop-amp lý tưởng hoạt động giống như ngõ ra của một nguồn điện thế lý tưởng, nghĩa làtổng trở ngõ ra ở chế độ tín hiệu nhỏ là bằng không.

Vì IC thuật toán là kết hợp của nhiều transistor được phân cực trong vùng tác độngthuận và do điện thế nguồn DC V+, V−nên điện thế ngõ ra bị giới hạn Khi v O tiến tớigần V+, điện thế ngõ ra bão hòa hay bị giới hạn đến một giá trị gần bằng V+, vì nó khôngthể vượt quá điện thế V+ Tương tự khi v O→ V−, nó bị giới hạn tới một giá trị gần bằng

V− Nói chung, điện thế ngõ ra bị giới hạn trong khoảng V−+ ∆ <V v O<V+− ∆V với V∆

trong khoảng 1V tới 2V Hình 1.2(b) mô tả đặc tuyến truyền điện thế của IC thuật toán,cho thấy ảnh hưởng của điện thế bão hòa này

IC thuật toán lý tưởng được xét ở đây liên quan hai thông số quan trọng là độ lợi visai và băng thông hay còn gọi là đáp ứng tần số Độ lợi vi saiA0d rất lớn, thậm chí đạt tớivô cùng ở trường hợp lý tưởng

của op_amp trong thiết kế mạch.

1 Mạch khuếch đại

3.1 Mạch khuếch đại đảo dấu.

Một trong những mạch sử dụng IC thuật toán rộng rãi nhất là mạch khuếch đại đảo dấu (inverting amplifier) Hình 2.1 mô tả mạch vòng lặp kín IC thuật toán được phân cực

với điện thế một chiều DC, mặc dù những nối này ít khi được chỉ ra trực tiếp

Hình 2.1 Mạch op-amp đảo dấuXem mạch tương đương lý tưởng ở hình 2.1 Hệ số khuếch đại điện thế vòng lặp kín

hay còn gọi là độ lợi điện thế vòng lặp kín (closed-loop voltage gain) được định nghĩa

nghĩa là tại đó điện thế bằng 0V nhưng không cấp dòng qua mass ảo ()

Hình 2.2 Mạch tương đương op-amp đảo dấuTừ hình 2.2ta có thể viết :

2

i chạy ngược trở lại op-amp Tuy nhiên tổng trở ngõ ra cho trường hợp lý tưởng là bằngkhông, điện thế ngõ ra không phải là hàm theo dòng chạy trở lại vào op-amp và cũngkhông phụ thuộc vào tải

Ta có thể xác định điện trở ngõ vào bởi điện thế nguồn v I từ phương trình (2.2)

3.2 Mạch khuếch đại không đảo dấu

Hình 2.3 mô tả mạch khuếch đại không đảo dấu cơ bản (noninverting amplifier) Tín

hiệu ngõ vào v I được nối trực tiếp với ngõ vào dương Trong khi điện trở R1 nối giữa ngõvào âm và mass

Trước tiên, cho v2 nối đất, thì v1 cũng là điểm nối đất, và ta gọi (1) là điểm mass ảo

Hình 2.3: Mạch khuếch đại thuật toán không đảo dấuSự nối kết hồi tiếp âm buộc điện thế v1 và v2 phải bằng nhau Điều kiện này được gọilà ảo trong thời gian ngắn Điều kiện này tồn tại khi sự thay đổi trong v2 làm cho điện thế

O

v thay đổi, theo cách đó v1 phải đuổi kịp v2 Ảo trong khoảng thời gian ngắn có nghĩa làđộ lệch điện thế giữa v1 và v2 bằng không đối với mọi trường hợp trong thực tế Tuynhiên, không giống như mạch ảo trong khoảng thời gian ngắn trên thực tế, không có dòng

đi từ ngõ vào dương đến ngõ vào âm hay ngược lại Ta sử dụng khái niệm ảo ngắn, cónghĩa là v1=v2 là đặc điểm của mạch khuếch đại thuật toán lý tưởng và sử dụng đặc tínhnày trong phân tích mạch của ta

Việc phân tích mạch khuếch đại không đảo dấu cũng tương tự như mạch đảo dấu Tagiả sử không có dòng vào mạch khuếch đại thuật toán Khi v1=v2 thì v1 =v I và dòng i1

Hình 2.4: Mạch tương đương của op-amp không lý tưởng

2 Mạch lặp điện thế.

Một đặc tính cần quan tâm của op-amp không đảo dấu là khi R1 =∞, là dạng mạchhở Khi đó độ lợi điện thế vòng lặp kín là:

Hình 2.5: Mạch lặp điện thế khuếch đại thuật toán.

Do điện thế ngõ ra theo ngõ vào, nên mạch khuếch đại thuật toán này được gọi là

mạch lặp điện thế (voltage follower) Độ lợi điện thế vòng lặp kín độc lập với điện trở

2

R (ngoại trừ khi R2 →∞) Vì thế ta cần thiết lập R2 =0 để tạo ngắn mạch Xem mạchlặp điện thế ở hình 2.5

Mạch này với độ lợi điện thế bằng 1 Tuy nhiên, những tên gọi khác sử dụng cho

mạch lặp điện thế là biến đổi trở kháng (impedance transformer) hay còn gọi là bộ đệm

(buffer): tổng trở ngõ vào là vô cùng thì tổng trở ngõ ra bằng không Ví dụ, nếu tổng trởngõ ra của nguồn là lớn thì mạch lặp điện thế chèn vào giữa nguồn và tải sẽ ngăn ảnhhưởng của tải, điều đó làm nó hoạt động như một bộ đệm giữa nguồn và tải

3 Mạch tích phân và mạch vi phân (integrator and differentiator)

Những mạch thuật toán được xét trước đây, bên ngoài của mạch khuếch đại thuậttoán thường là điện trở Những yếu tố khác có thể sử dụng theo kết quả khác Hình 2.6mô tả tổng quát mạch khuếch đại đảo dấu, với hàm truyền điện thế giống như trước, đólà: 2

vớiZ1 vàZ2 là kháng trở tổng quát

Hai mạch đặc biệt được phát triển từ mạch khuếch đại đảo dấu phổ biến này là mạchtích phân và vi phân

Hình 2.6: Mạch khuếch đại đảo dấu dạng tổng quát

Hình 2.7: Mạch tích phânPhương trình (2.13) là điện thế ngõ ra của mạch tích phân, mô tả ở hình 1.26, đối vớibất kì điện thế ngõ vào v I nào Ta sẽ sử dụng mạch tích phân trong mạch lọc được xét ởchương 6 (trong môn Analog).

= vàø Z2 =R2 Ta có hàm truyền điện thế là:

2

2 1 1

I O

dv t

dt

Vì thế mạch ở hình 2.8 là mạch vi phân

Mạch vi phân dễ bị nhiễu hơn mạch tích phân Dao động nhiễu ngõ vào của biên độnhỏ có đạo hàm lớn Khi vi phân, dao động nhiễu này phát ra tín hiệu nhiễu ở ngõ ra lớn,làm tín hiệu ngõ ra kém (do tỉ số nhiễu) Điều này có thể giảm bớt bằng cách thay bằngmột điện trở nối tiếp với một tụ ở ngõ vào Mạch này khi đó sẽ vi phân tín hiệu ở tần sốthấp nhưng có hệ số khuếch đại ở tần số cao

4 Mạch so sánh và trigger schmitt.

4.1 Mạch so sánh

Mạch so sánh dùng để so sánh hai điện thế ngõ vào để xác định điện thế nào lớn hơn Trong 2 ngõ vào (+) và (-) ngõ vào nào lớn hơn, ngõ ra sẽ đạt mức điện thế bão hòa của nguồn đó, tức :

Nếu Av lớn thì vI chỉ hơi thấp hơn vref → v0 =-E

Nếu Av lớn thì vI chỉ hơi lớn vref → v0=+E tức là, điện thế ngõ ra chỉ có 2 giá trịhoặc là dương hoặc là âm

Mạch so sánh thường phân cực tại điện thế +V S và −V S Mạch so sánh còn được gọi làmạch dò mức điện thế vì giá trị cần Vref có thể được dò trên vI.

Khi ngõ vào biến đổi xung quanh một mức điện thế vref, chuyển mức xảy ra ở ngõ ra ngaykhi vI vừa đi ngang qua trục vref Tức là ở 1 thời điểm tức thời vI có thể nhỏ hơn vref nhưng

ở thời điểm kế tiếp vI có thể lớn hơn vref Một mạch so sánh lý tưởng là mạch chuyểntrạng thái từ dương sang âm và từ âm sang dương ngay tức thì và mức điện thế chuẩn cóthể là âm hoặc dương

Hình 2.9: (a) Mạch so sánh vòng lặp hở

(b) Đặc tuyến truyền điện thế của mạch so sánh vòng lặp hởĐặc tuyến truyền điện thế khi bỏ qua ảnh hưởng điện thế lệch (Voffset) được mô tả ở hình2.9 (b) Khi v2 hơi lớn hơn v1, ngõ ra truyền đến trạng thái bão hòa cao V H, và khi v2 hơinhỏ hơn v1, ngõ ra truyền đến trong trạng thái bão hòa thấp V L Điện thế ra bão hòa V H

và V L lần lượt gần bằng với điện thế nguồn cấp +V S và −V S, có nghĩa là V L âm Miềnchuyển tiếp là miền mà điện thế ra không nằm trong trạng thái bão hòa Tuy vậy, trong

thực tế, do ảnh hưởng của tụ đáp ứng t của mạch 741 để chuyển trạng thái (khoảng 40 µsđối với µA741) Vùng chuyển trạng thái xảy ra khi hiệu thế giữa 2 ngõ vào nằm trongkhoảng -δ < v2 – v1 <δ Để tìm δ, ta cần biết: độ lợi vòng lặp hở của 741 ví dụ là Av0 = 105

và VH – VL = 10V (hiệu thế giữa 2 trạng thái ngõ ra)

mV1.010

10A

10vvvv

V10v

v

vvv

v

vo 1 2 1 2 1 2

L H i

Do đó, dãy điện thế vi sai ngõ vào trong miền chuyển tiếp thường rất nhỏ

Một khác biệt cơ bản giữa mạch so sánh và mạch khuếch đại thuật toán là mạch so sánh không cần bổ chính tần số Ta không cần quan tâm đến sự ổn định tần số vì mạch so

sánh được kích hoạt động một trong hai trạng thái Vì mạch so sánh không có tụ bù tầnsố, nên không bị giới hạn tốc độ quét như là của mạch khuếch đại thuật toán Đáp ứngthời gian điển hình của ngõ ra mạch so sánh để có thể thay đổi trạng thái là khoảng từ 30

→ 200 ns nhỏ hơn 1000 lần của mạch khuếch đại thuật toán với đáp ứng thời gian của amp 741 có tốc độ quét µ

op-Hình 2.10 mô tả hai cấu hình mạch so sánh cùng với những đặc tuyến truyền điện thếcủa chúng Giả sử độ rộng của vùng chuyển tiếp của ngõ vào nhỏ, có thể bỏ qua V REF cóthể âm hoặc dương, và điện thế bão hòa ngõ ra được giả sử đối xứng với 0 Điện thếngưỡng được định nghĩa là điện thế ngõ vào mà ngõ ra thay đổi trạng thái.

Hình 2.10: (a) Mạch so sánh không đảo dấu (b) Mạch so sánh đảo dấu

Nếu Vref = 0 (tức nối xuống mass), thì mạch trên được gọi là mạch dò điểm vượt zero hay còn được gọi là mạch biến đổi sóng sin thành sóng vuông

Hai cấu hình so sánh khác, mà điện thế ngưỡng là hàm của tỉ số điện trở, được mô tảbởi hình 2.11 Sự bổ chính dòng phân đầu vào cũng được nói đến trong hình này Từ hình2.11 (a), ta có:

Điện thế ngõ ra lớn khi v+ >0 Từ phương trình (2.16), ta có v O lên cao khi v I lớn hơnđiện thế vượt Một phân tích tương tự tạo ra những đặc tuyến mô tả ở hình 2.11 (b).

4.2 Mạch trigger schmitts

4.2.1 Mạch Trigger Schmitt đảo cơ bản

Mạch Schmitt Trigger hay còn gọi là mạch dao động lưỡng ổn dùng hồi tiếp dươngvới độ lợi vòng lặp lớn hơn 1 để tạo ra đặc tính lưỡng bền có hai trạng thái Hình 6.30 (a)mô tả một cấu hình của mạch Schmitt Trigger Hồi tiếp dương xảy ra do điện trở hồi tiếpđược nối giữa ngõ ra và ngõ vào không đảo Dùng phương trình phân chia điện thế để tìmđiện thế v+, ta có:

1.Đặc tuyến truyền điện thế

Để xác định đặc tuyến truyền điện thế, ta giả sử rằng ngõ ra của mạch so sánh nằmtrong trạng thái cao v O =V H Khi đó:

Khi tín hiệu vào nhỏ hơn v+, ngõ ra vẫn ở trong trạng thái cao Điện thế ngưỡng xảy

ra khi v I =v+ và được định nghĩa như là V TH Ta có:

V dương và V L âm

Bây giờ xét đặc tuyến truyền khi v I giảm Khi v I lớn hơn v+ =R1 (R1+R2)V L, ngõ ravẫn trong trạng thái bão hòa thấp của nó Điện thế ngưỡng xảy ra khi v I =v+ và được địnhnghĩa như là V TL Ta có:

Hình 2.12: (a) mạch Schmitt Trigger

(b) Đặc tuyến truyền điện thế khi điện thế vào tăng(c) Đặc tuyến truyền điện thế khi điện thế vào giảm(d) Đặc tuyến truyền điện thế tổng hợp, mô tả ảnh hưởng trễ

Vì v I thấp hơn giá trị này, điện thế ở đầu không đảo thì lớn hơn ở đầu đảo Điện thế

vi sai ở những đầu so sánh thì được khuếch đại bới độ lợi vòng lặp hở, và ngõ ra chuyểnđến trạng thái cao của nó v O =V H Khi v I tiếp tục giảm, nó vẫn thấp hơn v+: do đó, v O

vẫn ở trong trạng thái cao của nó Đặc tuyến truyền điện thế được mô tả ở hình 2.12 (c)

2.Đặc tính lưỡng bền có hai trạng thái và đặc tuyến truyền điện thế tổng cộng

Kết hợp đặc tuyến truyền điện thế ở hình 2.12 (b) của mạch Schmitt Trigger với đặctuyến truyền điện thế ở hình 2.12 (c) ta có đặc tuyến mô tả ở hình 2.12 (d) Như đã nóiđến, điện thế ngưỡng phụ thuộc điện thế vào tăng hay giảm Toàn bộ đặc tuyến truyềnđiện thế mô tả ảnh hưởng trễ Độ rộng của ảnh hưởng trễ là sai biệt giữa hai điện thếngưỡng cao V TH và thấp V TL

Đặc tính lưỡng bền có hai trạng thái của mạch xảy ra tại điểm v I =0, nơi mà ngõ rahoặc ở trạng thái cao hoặc ở trạng thái thấp Ngõ ra vẫn trong trạng thái khi mà v I vẫnnằm trong khoảng V TL< <v I V TH Ngõ ra chuyển trạng thái chỉ khi ngõ ra tăng trên V TH haygiảm dưới V TL

4.2.2 Cấu hình mạch Schmitt Trigger thêm vào

Một mạch Schmitt Trigger không đảo được thiết kế bằng cách áp tín hiệu ngõ vàođến mạng nối vối đầu không đảo của mạch so sánh Thêm vào đó, cả hai điện thếngưỡng của mạch Schmitt Trigger có thể dịch theo hướng âm hay dương bằng cách ápvào điện thế chuẩn V REF Ta sẽ học về cấu hình mạch này, đặc tuyến truyền điện thế vàứng dụng của nó

1 Mạch Schmitt Trigger không đảo

Hình 2.13: (a) Mạch Schmitt Trigger không đảo

(b) Đặc tuyến truyền điện thếXem mạch ở hình 2.13 (a) Đầu đảo thực chất ở điện thế đất, và tín hiệu ngõ vàođược áp đến điện trở R1, với R1 nối với đầu không đảo của mạch so sánh Điện thế v+ ởđầu không đảo khi đó trở thành hàm của cả hai điện thế v I và v O:

Nếu v I <0 và ngõ ra ở trạng thái thấp thì v O=V L (giả sử là âm) v+ âm và ngõ ra vẫn

ở trạng thái bão hòa thấp Điện thế ngưỡng v I =V TH xảy ra khi v+ =0 và v O=V L, từphương trình (2.23):

Khi v+ >0, ngõ ra chuyển đến trạng thái bão hòa cao

Điện thế ngưỡng thấp v I =V TL xảy ra khi v+ =0 và v O=V H Từ phương trình (2.23), tacó:

Hình 2.14: (a) Mạch Schmitt Trigger không đảo dấu

(b) Đặc tuyến truyền điện thế

2 Mạch Schmitt Trigger với điện thế chuẩn áp vào

Điện thế chuyển mạch của mạch Schmitt Trigger được định nghĩa là giá trị trung bìnhcủa V TH và V TL Với hai mạch ở hình 2.12 (a) và 2.13 (a), điện thế chuyển mạch bằngkhông, giả sử V TL= −V TH Trong một vài ứng dụng, điện thế chuyển mạch phải âm hoặcdương Cả hai điện thế ngưỡng phải dịch theo hướng âm hay dương bằng cách áp vàođiện thế chuẩn

Hình 2.15: (a) Mạch Schmitt Trigger đảo với điện thế chuẩn V REF

(b) Đặc tuyến truyền điện thế

Hình 2.15 (a) mô tả mạch Schmitt Trigger đảo với điện thế chuẩn V REF Đặc tuyếntruyền điện thế tổng cộng mô tả ở hình 2.15 (b) Giả sử V H và V L đối xứng nhau qua 0, thìđiện thế chuyển mạch V S được cho bởi:

Hình 2.16: (a) Mạch Schmitt Trigger không đảo với điện thế chuẩn V REF

(b) Đặc tuyến truyền điện thếMạch Schmitt Trigger không đảo với điện thế chuẩn mô tả ở hình 2.16 (a), đặc tuyếntruyền điện thế tổng cộng mô tả ở hìn 2.16 (b) Giả sử V H và V L đối xứng nhau qua 0, thìđiện thế chuyển mạch V S được cho bởi:

5 Mạch Gic, mạch Nic

5.1 Mạch NIC (Negative Impedance Converter)

Định nghĩa

Mạch NIC là một tứ cực tác động có tổng trở vào tỷ lệ với bội số của tổng trở ra

Xét một tứ cực với ngõ ra có tổng trở là Zo

i

I

V D

B C

A I

V

Khi triển khai ta có:

DI I

CV

I

BI I

AV DI

CV

BI AV

I

V

Z

o o

o

o o

o

o

o o

o

o o

o o

B AZ

−

=+

kD A

Phương trận của mạch NIC trở thành:

0 1

I

V k

V V

R R Z

R

3

2 1

Z R

Z R

Z R

RZ R

11

1

R

Z R Z

R

RZ RZ R Z

R

RZ R

Z

c

c c

c e

e

+

=+

−+

=+

Ta sẽ có: ω ( )2 ω

11

11

CR j R jL R

Vậy Y e = R1 + jL1ω với L=CR 2

6.Mạch lọc tích cực(Active filters):

Ứng dụng quan trọng của mạch op-amp là mạch lọc tích cực Từ lọc liên quan đến quá trình khử những phần chưa xác định của phổ tần số Từ tích cực ý nói sự sử dụng của

một hoặc nhiều thiết bị tích cực, thường là mạch khuếch đại thuật toán, trong mạch lọc

Ta sẽ bàn luận về mạch lọc Butterworth, một ví dụ về ứng dụng của mạch khuếch đạithuật toán trong miền của mạch lọc tích cực Bàn luận này chỉ là sự giới thiệu đến chủ đềthiết kế trên lý thuyết về mạch lọc

Hai thuận lợi của mạch lọc tích cực so với mạch lọc tiêu cực là:

Độ lợi lớn nhất hay giá trị lớn nhất của hàm số chuyển lớn hơn một đơn vị

Aûnh hưởng tải là rất nhỏ, có nghĩa là đáp ứng đầu ra mạch lọc phụ thuộc vàotải truyền trên mạch lọc

6.1 Thiết kế mạng tích cực

Ta đã biết mạng RC hình thành nên mạch lọc Hình 2.17 (a) là ví dụ đơn giản củamạch tụ điện ghép Hàm số chuyển điện thế cho mạch này là:

Hình 2.17: (a) Mạch lọc cao qua đơn giản

(b) Giản đồ Bode của độ lớn hàm số chuyển

Hình 2.18(a) là một ví dụ khác của mạng RC đơn giản Tại đây, hàm số

chuyển điện thế là:

Mặc dù cả hai mạch này trình diễn một hàm lọc cơ bản, chúng đều bị ảnh hưởng tải,độ lợi lớn nhất giảm đáng kể từ giá trị 1 mô tả ở hình 2.17 (b) và 2.17 (b) Ngoài ra, tầnsố cắt f L và f H thay đổi khi tải nối với đầu ra Ảnh hưởng tải thực chất bị triệt tiêu doviệc dùng bộ lặp điện thế như hình 2.19 Thêm vào đó, cấu hình mạch khuếch đại khôngđảo có thể được thêm vào để tăng độ lợi, cũng như triệt tiêu ảnh hưởng tải

Hình 2.19: (a) Mạch lọc cao qua với bộ lặp điện thế

(b) Mạch lọc thấp qua với bộ lặp điện thếHai mạch lọc này được gọi là mạch lọc một cực; độ dốc của đường độ lợi

điện thế bên ngoài dải truyền qua (passband) là 6dB/octave hay 20dB/decade

Đặc tính này được gọi là rolloff Rolloff trở nên sắc nét hơn hay dốc đứng hơn với

mạch lọc bậc cao và thường dùng một trong đặc điểm kỹ thuật cho bởi lọc tích

cực

Hai dạng khác của mạch lọc là thông dải (bandpass) và dải loại trừ (band-reject).Đường đặc trưng của tần số lý tưởng theo yêu cầu được mô tả ở hình 2.20

Hình 2.20: Đường đặc trưng của tần số lý tưởng của (a) mạch lọc thông dải (b)

mạchlọc loại trừ

6.2 Đại cương về mạch lọc tích cực hai cực

Xem hình 2.21 với tổng dẫn Y1 xuyên qua Y4 và một bộ lặp điện thế lý tưởng Ta sẽbắt nguồn từ hàm số chuyển của mạng chung và sau đó áp vào tổng dẫn để đạt được đặctính mạch lọc đặc biệt

Phương trình KCL ở nút V a là:

Để sinh ra một hàm bậc hai, Y3 phải là tụ Nói cách khác, nếu Y1 và Y2 là tụ thì tínhiệu sẽ bị chận ở tần số thấp nhưng sẽ đi vào bộ lặp điện thế ở tần số cao, được tạo ratrong lọc cao qua Do đó tổng dẫn Y3 và Y4 phải dẫn điện để cung cấp hàm số chuyển caoqua hai cực

6.3 Mạch lọc thấp qua Butterworth hai cực

Để hình thành một mạch lọc thấp qua, ta cho Y1=G1=1 R1,Y2 =G2 =1 R2, Y3 =sC3 và

Y =sC như mô tả ở hình 2.22 Hàm số chuyển, từ phương trình (2.38) trở thành:

Hình 2.22: Mạch lọc thấp qua hai cực.

Mạch lọc Butterworth là một mạch lọc có độ lớn ổn định tối đa (maximally flatmagnitude filter) Hàm số chuyển được thiết kế để độ lớn của nó ổn định trong dải thôngcủa mạch lọc Mục đích này đạt được bằng cách lấy đạo hàm của hàm số chuyển theo tầnsố và tại trung tâm của dải thông, lúc đó tần số bằng không cho mạch lọc thấp qua, chođạo hàm bằng không

Với G1=G2 ≡ =G 1 R, hàm số chuyển khi đó bằng:

Hình 2.23: (a) Mạch lọc thấp qua Butterworth hai cực

(b)Độ lớn hàm số chuyển, giản độ Bode

6.4 Mạch lọc cao qua Butterworth hai cực

Để hình thành mạch lọc cao qua, ta chỉ cần hoán đổi vị trí giữa các tụ và điện trở vớinhau Xem hình 2.25 (a) Sự phân tích cũng tiến hành tương tự như ở phần trước, ngoại trừviệc đạo hàm bằng không tại s= jw= ∞ Ngoài ra, hai tụ được cho giá trị bằng nhau Tầnsố cắt 3dB có thể được viết dưới dạng chung:

12

Hình 2.25: (a) Mạch lọc cao qua Butterworth hai cực

(b)Giản đồ Bode về độ lớn hàm số chuyển

Ta thấy rằng R3 =0.707R và R4 =1.414R Độ lớn của hàm số chuyển điện thế chomạch lọc cao qua Butterworth hai cực là:

4 3

1

T

f f

=

Giản đồ Bode của độ lớn hàm số chuyển cho mạch lọc cao qua Butterworth

hai cực được mô tả ở hình 2.25 (b)

6.5 Mạch lọc Butterworth bậc cao

Bậc lọc là số cực, thường được đòi hỏi bởi những điều kiện ứng dụng Mạch lọc thấpqua tích cực N cực có tốc độ rolloff tần số cao N×6dB decade/ Tương tự, đáp ứng củamạch lọc cao qua N cực tăng với tốc độ khoảng N×6dB decade/ , cho đến tận tần số cắt.Trong mỗi trường hợp, tần số 3dB được định nghĩa như sau:

3

12

3

11

N

dB

T

f f

11

N dB

T

f f

Hình 2.26: (a) Mạch lọc thấp qua Butterworth ba cực

(b) Mạch lọc cao qua Butterworth ba cựcHình 2.26 (b) mô tả mạch lọc cao qua Buterworth ba cực Trong trường hợp này, ba tụbằnh nhau, và mối quan hệ giữa các điện trở cũng tìm thấy từ đạo hàm

Mạch lọc bậc cao có thể tạo ra bằng cách thêm vào mạng RC Tuy nhiên, ảnh hưởngtải của mỗi mạch RC thêm vào trở nên nghiêm trọng hơn Ích lợi của mạch lọc tích cựcđược thực hiện khi hai hay nhiều mạch lọc op-amp có nhiều bậc để tạo ra mạch lọc tíchcực bậc cao lớn

Do tổng trở ra của mạch khuếch đại thuật toán thấp, nên hầu như không có ảnhhưởng tải giữa các tầng

Hình 2.27 (a) mô tả mạch lọc thấp qua Butterwoth 4 cực Đáp ứng ổn định tối đa củamạch này không đạt được bởi mạch lọc hai cực nhiều tầng đơn giản Mối quan hệ giữacác tụ được tìm thấy dựa vào đạo hàm thứ nhất và thứ ba của hàm số chuyển Xem mạchlọc cao qua Butterworth bốn cực ở hình 2.27 (b)

Những mạch lọc bậc cao có thể thiết kế được nhưng ta không xem xét ở đây Mạchlọc thông dải và mạch lọc loại trừ cũng dùng những cấu hình mạch tương tự

Hình 2.27: (a) Mạch lọc thấp qua Butterworth bốn-cực

(b) Mạch lọc cao qua Butterworth bốn-cực

7 Các loại mạch dao động (Oscillators)

Một mạch dao động là mạch phát ra một dạng sóng tuần hoàn có biên độ và tần sốcố định mà không cần tín hiệu ở ngõ vào Các mạch dao động được sử dụng trong radio,

vi tính và truyền tin Mặc dù có nhiều loại mạch dao động khác nhau nhưng tất cả đềulàm việc trên một nguyên tắc cơ bản

Trước tiên, ta sẽ xác định điều kiện và tần số của mạch dao động Sau đó, trị trungbình của điều chỉnh biên độ sẽ được nói đến Ta chỉ xem xét bước đầu tiên trong phầnnày để đạt hiểu được hoạt động cơ bản của mạch dao động

Hình 2.28: Sơ đồ khối của mạch hồi tiếp cơ bản

Mạch dao động cơ bản bao gồm một mạch khuếch đại và mạng lọc lựa tần số nối trong vòng lặp hồi tiếp Hình 2.28 mô tả sơ đồ khối của mạch hồi tiếp cơ bản, ở đây taquy ước là dùng hồi tiếp âm Mặc dù mạch dao động thật sự không có tín hiệu vào, nhưng ta vẫn giả sử lúc đầu cũng có tín hiệu vào Trong những mạch hồi tiếp trước đây, ta giả sử hệ số truyền hồi tiếpβ độc lập với tần số Tuy nhiên, trong mạch dao động, β là phần chính của độ lợi vòng lặp mà độ lợi vòng lặp lại phụ thuộc vào tần số

Với mạch ở trên, hàm số chuyển vòng lặp kín lí tưởng cho bởi:

( )( )

Ta biết rằng T(s) dương đối với hồi tiếp âm, có nghĩa là tín hiệu hồi tiếp v fb trừ đi tínhiệu vào v s Nếu độ lợi vòng lặp T(s) âm, khi đó, pha tín hiệu hồi tiếp tạo ra v fb cộng vớitín hiệu vào, làm tăng tín hiệu lỗi vε Nếu T(s)=-1, hàm số chuyển vòng lặp kín tiến đếnvô hạn, nghĩa là mạch có ngõ ra hữu hạn khi tín hiệu vào bằng không

Khi T (s) tiến gần đến –1, mạch thật sự không tuyến tính, có nghĩa là độ lợi chưa tiếntới vô hạn Giả sử T s( )≈ −1 để hồi tiếp dương tồn tại trong một khoảng tần số đặc biệt.Nếu tín hiệu tự phát (do tiếng ồn) tạo ra tại v s trong khoảng tần số này, tín hiệu hồi tiếpthu được v fb cùng pha vớiv s, và tín hiệu lỗi vε tăng Quá trình này diễn ra liên tục tạikhoảng tần số đó sao cho tổng độ dịch pha xung quanh vòng lặp hồi tiếp là bằng không

Do đó, điều kiện để mạch dao động ở tần số đặc biệt là:

( o) ( o) ( o) 1

Điều kiện để T j( ω = −o) 1 gọi là tiêu chuẩn Barkhausen.

Phương trình (6.35) chỉ ra hai điều kiện để duy trì mạch dao động :

 Tổng độ dịch pha của mạch khuếch đại và mạng hồi tiếp phải bằng N×3600 với

N=1,2,3 Ví dụ, như hình vẽ trên, nếu mạch khuếch đại tạo ra một sự dịchpha là 1800 thì mạch hồi tiếp phải tạo ra một dịch pha 1800 nữa để tổng dịchpha xung quanh vòng lặp là 3600

 Độ lớn của độ lợi vòng lặp ít nhất phải là 1

7.1 Mạch dao động dịch pha (Phase-shift Oscillator)

Mạch dao động dịch pha gồm 3 mạng RC giống nhau, dịch pha –1800 khi độ lợi là0dB Để thiết kế mạch dao động dịch pha, cần xác định rõ tần số dao động, độ khuếchđại Một ví dụ của mạch dao động op-amp là mạch dao động dịch pha được mô tả ở hình6.16 Bộ khuếch đại cơ bản của mạch là A3, được nối như một mạch khuếch đại đảo vớingõ ra nối với ba tầng lọc RC Bộ lặp điện thế trong mạch khử ảnh hưởng tải giữa mỗitầng lọc RC

Mạch khuếch đại đảo dịch pha –1800, có nghĩa là mỗi mạng RC phải dịch pha 600

nhằm tạo ra 1800 cho mạng hồi tiếp nhạy với tần số để tạo ra hồi tiếp dương Nên nhớrằng đầu đảo của op-amp A3 được nối đất ảo, do đó mạng RC giữa hàm A2 và A3 của ICthuật toán chính xác như hai mạng RC khác Ta giả sử rằng ảnh hưởng tần số của mỗi ICthuật toán xảy ra tại nhiều tần số cao hơn đáp ứng dựa vào mạng RC Ngoài ra, để giúpđỡ sự phân tích, ta giả sử có tín hiệu vào (v1) tồn tại tại một điểm được chỉ ở trong hình

Hình 2.29: Mạch dao động dịch pha với tầng đệm lặp điện thếHàm số chuyển của mạch RC đầu tiên là:

( )1

Giả sử tất cả mạng RC đều như nhau, và không có ảnh hưởng tải giữa các tầng RCvới nhau nên:

Nếu ta đặt s= jω, thì phương trình (2.63) trở thành:

để duy trì mạch dao động.

7.2 Mạch dao động cầu Wien

Một mạch dao động cơ bản khác là mạch dao động cầu Wien, được mô tả ở hình2.31 Mạch gồm một mạch khuếch đại thuật toán được nối ở dạng mạch khuếch đạikhông đảo dấu và hai mạng RC nối thành mạch hồi tiếp lọc lựa tần số Ưu điểm củamạch dao động cầu Wien là đơn giản và ổn định, được sử dụng nhiều trong dải âm thanh.Điều kiện dao động là tổng dịch pha toàn mạch là 00 và điều này chỉ xảy ra khi cầu cânbằng

Hình 2.31: Mạch dao động cầu WienMột lần nữa, ta ngầm giả sử rằng có tín hiệu vào tồn tại ở đầu dương của mạchkhuếch đại thuật toán Vì phần khuếch đại không đảo dấu nên dịch pha là 0, mạch hồitiếp lọc lựa tần số cũng phải đưa vào sự dịch pha 0 để tạo ra điều kiện hồi tiếp dương.Độ lợi vòng lặp là kết quả của độ lợi mạch khuếch đại và hàm số chuyển hồi tiếphay:

( )

2

1

1( ) 1

Do đó, để đảm bảo mạch dao động, ta phải có (R R2 1) >2

7.3 Mạch dao động phát sóng vuông:

Ngược với mạch dao động sóng sin, ngõ ra của mạch này được tạo ra khi op-amp bịbắt buộc hoạt động ở trạng thái bão hòa, tức là dao động giữa 2 mức ±VCC Ngõ ra sẽ là+VCC hay –VCC là tùy thuộc vào điện thế vi sai vid=v+-v- Mạch hồi tiếp cả 2 ngõ vào âmvà dương

Điện thế ở ngõ vào dương của op-amp có được thông qua đường hồi tiếp Mạch này là hồi tiếp dương nên ngõ ra không đảo dấu

vid>0 tức v+ > v- nên v0 = +VCC

vid<0 tức v+ < v- nên v0= -VCC

Giả sử ban đầu vC = v- = 0 nên v+ > v- hay v0 = +VCC Tụ sẽ nạp điện trong khoảng thờigian τ = RC qua đường hồi tiếp âm Khi vC ≈ vCC ≈ v- thì v- > v+ nên v0 = -VCC Sau đó,điện thế bên cực dương của tụ lớn hơn điện thế bên cực âm của tụ (do điện thế âm) nêntụ bắt đầu xả cho đến khi vid> 0 và thay đổi trạng thái

7.4 Mạch dao động tinh thể

Tinh thể áp điện, chẳng hạn như thạch anh, thể hiện những đặc tính cộng hưởng điệntử đáp lại điện thế áp vào thạch anh Mạch dao động ổn định qua thời gian và nhiệt qua,với hệ số nhiệt khoảng 1ppm mỗi C Tần số dao động được xác định bởi kích thước thạchanh Điều này nghĩa là mạch dao động thạch anh là thiết bị tần số cố định

Ký hiệu mạch cho thạch anh áp điện được mô tả ở hình 2.32 (a), và mạch tươngđương mô tả ở hình 2.32 (b) Độ tự cảm L có thể lớn hơn vài trăm henry, tụ C khoảng vài

pF Thêm vào đó, hệ số Q khoảng 4

10 , có nghĩa là điện trở nối tiếp r có thể được bỏ qua.Trở kháng của mạch tương đương ở hình 2.32 (b) là:

Hình 2.32: (a) Ký hiệu mạch cho thạch anh áp điện

(b) Mạch tương đươngPhương trình (2.76) chỉ rõ rằng thạch anh có hai tần số cộng hưởng, và chúng rất gầnnhau Tại tần số cộng hưởng nối tiếp f s, điện kháng của nhánh nối tiếp bằng không, tạitần số cộng hưởng song song f p, điện kháng của thạch anh tiến đến vô hạn

Hình 2.33: Mạch tương đương AC của mạch dao động PierceGiữa tần số cộng hưởng f s và f p, có cảm ứng của điện kháng thạch anh, vì vậy thạch anh thay thế cho cảm trở, chẳng hạn như ở mạch dao động Colpitts Hình 2.33 mô tả mạch tương đương AC của mạch dao động Pierce, mạch này giống với mạch dao động Colpitts nhưng mạch này có trở cảm được thay thế bằng thạch anh Vì điện cảm thạch anhcảm ứng trên một dãy tần số hẹp, tần số của mạch dao động cũng bị giới hạn bởi dãy hẹpnày và không khá đổi trong dòng phân cực hay nhiệt độ Tần số dao động thạch anh thường nằm trong khoảng mười của kHz đến khoảng mười của MHz

7.5 Mạch dao động Hartley và mạch Colpitts.

Dao động Hartley còn gọi là dao động ba điểm điện cảm, dạng mạch tương tự như dao

động điều hợp LC, chỉ có điểm khác biệt là biến áp hồi tiếp dương được thay bằng biến áp tự ngẫu, lấy từ cuộn dây dao động L

Dao động Hartley và dao động Colpitts dùng op_amp:

Một cách tổng quát ta xét mạch dao động LC 3 điểm Mạch có dạng:

Z 3

V 0

0 0

Z A

i

3 1

1

Z V

1

Z R

Z

Z A

F

A

L

L v

v

X 2

O P A M P +

)

0

2 1

Z Z Z Z Z Z

R

Z Z A F

)

2

2 1

X X X jR X

X

X

X X A F

−

=

Điều kiện để có dao động :

Pha bằng không ─► phần ảo bằng không ─►X1+X2+X3=0

2 3

1 2

2 1

)(

1

X

X A X X X

X X A F

⇒ cùng dấu ⇒Z3 khác dấu (do (Z1+Z2 ) = -Z3)

7.5.1 Mạch dao động Hartley.

Trong trường hợp X1,X2 là L1,L2 (cuộn cảm) và X3 là C3 như hình vẽ → mạch dao động Hartley

C L

L Z

Z

( 1 + 2 =− 3 ⇔ 1 + 2 =

)(

2

1)

(

1

2 1 2

2

1 1

L

Z

Z

7.5.2 Mạch dao động Colpitts

Vậy nếu Z1, Z2 là dung kháng thì Z3 là cảm kháng (cuộn dây) Cụ thể là:

C C L C LC

C

2 1

2 1 2

1

2 1

2 1

2

C

C Z

Z

7.6 Các mạch dao động phát sóng sin và các mạch định thời:

Nhiều ứng dụng, đặc biệt các hệ thống điện tử số, sử dụng mạch dao động sóng vuôngđể cung cấp tín hiệu đồng hồ cho hệ thống Loại mạch dao động này được gọi là đa hàiphi ổn (astable multivibrator) Đầu tiên chúng ta xem xét mạch Schmitt Trigger được nốinhư một mạch dao động

Mạch dao động tích thoát:

Mạch Schmitt Trigger cũng được dùng trong mạch dao động để tín hiệu sóng vuông ởngõ ra Điều này được thực hiện bằng cách nối một mạng RC vào vòng lặp hồi tiếp âmcủa mạch Schmitt Trigger như hình 6.38 Như chúng ta thấy, mạch không có trạng thái ổnđịnh Vì vậy, mạch được gọi là đa hài phi ổn

+

Hình 2.34: Mạch dao động Schmitt Trigger

Ban đầu, chúng ta đặt R2 và R1 có cùng giá trị, hay R1=R2 =R Chúng ta giả sử rằngngõ ra chuyển mạch đối xứng qua đường 0V, với ngõ ra bão hòa mức cao được kí hiệu là

theo thời gian.

Hình 2.35: Điện thế ngõ ra và điện thế tụ theo thời gian

đối với mạch Schmitt TriggerThời gian t1 có thể tìm thấy từ phương trình (2.78b) bằng cách đặt t t= 1 khi P

x

V

v =

2 ,hay:

1 x x x

Từ việc phân tích tương tự dùng phương trình (2.79b), ta thấy rằng hiệu giữa t2 và t1

cũng bằng 1.1RxCx; do đó, chu kì dao động T là:

8 Mạch dao động dùng IC 555

Bộ định thời mạch tích hợp nguyên khối 555 được hãng Signetics giới thiệu lần đầuvào năm 1972 bằng công nghệ lưỡng cực Mạch này nhanh chóng trở thành một tiêuchuẩn công nghiệp cho các hàm dao động và định thời Nhiều nhà sản xuất đã chế tạomột loại IC 555, một số IC bằng công nghệ CMOS Mạch 555 là IC đa năng có thể dùngđể định thời chính xác, mạch tạo xung, định thời tuần tự, mạch trì hoãn thời gian, biếnđiệu độ rộng xung, biến điệu vị trí xung, và mạch phát sóng răng cưa tuyến tính IC 555có thể hoạt động ở chế độ đơn ổn và phi ổn với thời gian xung thay đổi từ vài µs đến vàigiờ IC cũng có một chu kì làm việc có thể điều chỉnh được và có thể làm giảm các dòngngõ ra tới 200mA

8.1 Chế độ đa hài đơn ổn:

Mạch đa hài đơn ổn còn được gọi là one-shot, hoạt động bằng cách nạp một tụ địnhthời với một dòng điện được thiết lập bằng một điện trở ngoài Khi mạch được kích,mạng nạp chỉ có một chu kì trong suốt chu kì định thời Toàn bộ chu kì định thời bao gồmthời gian khôi phục cần để tụ nạp đến mức ngưỡng

Các nối và mạch phụ của 555 được dùng như một mạch đa hài one-shot như trong hình2.36 Với điện thế cao V+ cấp vào ngõ vào kích, ngõ ra mạch so sánh kích xuống thấp,ngõ ra mạch flip-flop Q lên cao, transistor xả dẫn điện, tụ định thời C bị xả xuống gầnmức mass Do đó, ngõ ra của mạch 555 xuống thấp ở trạng thái tĩnh của mạch one-shot

V in

0 +Vcc

0 0

RA

C1

Vo 0

Hình 2.36: Mạch 555 được nối như là mạch đa hài đơn ổn

Khi một xung đi xuống thấp được cấp vào ngõ vào kích, ngõ ra của mạch so sánh kíchsẽ lên cao khi xung kích xuống thấp dưới 1 V

3

+ Ngõ ra Q xuống thấp, có nghĩa là ngõ racủa 555 lên cao, và transistor xả ngưng dẫn Ngõ ra của 555 vẫn duy trì trạng thái caomặc dù xung kích đã quay về giá trị cao ban đầu, bởi vì ngõ reset của flip-flop vẫn ở mứcthấp Tụ định thời nạp lên theo lũy thừa mũ đến giá trị cuối của V+ qua điện trở R Điệnthế tụ được cho bởi :

Độ rộng của xung ngõ ra được xác định từ phương trình (2.84) Nếu ta đặt2

555 lưỡng cực, biên độ xung ngõ ra xấp xỉ 1.7V thấp hơn điện thế nguồn V+

Khi ngõ ra ở mức cao và tụ định thời đang nạp, xung vào kích khác sẽ không ảnhhưởng lên mạch Nếu được yêu cầu, mạch có thể khởi tạo trong suốt chu kì này bằngcách cấp một ngõ vào thấp vào cực reset Ngõ ra sẽ quay về không và sẽ duy trì ở trạngthái này cho đến khi có xung kích khác

8.2 Chế độ đa hài phi ổn:

Vo +Vcc

C1 C

0

Hình 2.37: Mạch 555 đa hài phi ổn

Hình 2.37cho thấy một cách nối mạch ngoài điển hình để 555 hoạt động như là mộtmạch đa hài phi ổn, còn được gọi là mạch định thời hay xung đồng hồ Các chân vào kích(trigger) và chân vào ngưỡng (threshold) được nối với nhau Trong chế độ phi ổn, tụ địnhthời C nạp qua R A =R B cho đến khi v (t) đạt đến  +

2 Ngõ ra mạch so sánh ngưỡng lêncao, ép ngõ ra flip-flop Q lên cao Transistor xả dẫn điện và tụ định thời C xả qua qua RB

và transistor xả Điện thế tụ giảm cho đến khi bằng  +

1, mà tại thời điểm này mạch sosánh kích chuyển trạng thái và làm Q xuống thấp Transistor xả ngưng dẫn và tụ địnhthời bắt đầu nạp lại Khi v (t) đạt đến mức ngưỡng  +

2, chu kỳ tự lặp lại

Khi tụ định thời đang nạp, trong suốt thời gian 0<t <T C, điện thế tụ là:

=

− +

t

e V

=

=

− + +

13

với τB =R B C Tại thời điểm t'=T D, điện thế tụ đạt đến mức kích và:

B D

=

3

23

%1002

B A C

R R

R R T

9 Mạch vòng khoá pha (phase locked loop).

Có bốn loại PLL:

1- PLL tuyến tính (LPLL _ The Linear Phase Locked Loop)

2- PLL số cổ diển (DPLL _ The Classical Digital Phase Locked Loop)

3- PLL toàn số (ADPLL _ The All Digital Phase Locked Loop)

4- PLL phần mềm (SPLL _ The Software Phase Locked Loop)

Đến đây, ta cũng nên nhắc lại lịch sử ra đời của PLL Được thực hiện lần đầu

tiên vào năm 1932 do ông Bellescize, vị kỹ sư người Pháp được xem là nhà phát

minh “truyền thông xuyên suốt”, nhưng PLL chỉ được ứng dụng rộng rãi khi nó

được làm thành mạch tích hợp

Và mạch tích hợp PLL đầu tiên xuất hiện vào năm 1965, đơn thuần chỉ là

những thiết bị tương tự Bộ phận tương tự (four quadrant multiplier) được sử dụng

làm bộ dò pha, bộ lọc vòng được xây dựng từ một bộ lọc RC tích cực hoặc thụ

động, còn bộ dao động thế kiểm VCO thông dụng thì được dùng để tạo tín hiệu ra

của PLL Dạng PLL này ngày nay được coi là bộ PLL tuyến tính (LPLL)

Những năm sau đó, PLL có tiến triển chậm nhưng rất chắc trong lãnh vực số

PLL số (DPLL) lần đầu tiên xuất hiện vào khoảng năm 1970, là một thiết bị lai

ghép, chỉ có bộ dò pha là được tạo thành từ một vi mạch số (ví dụ như cổng

EXOR hay từ flipflop JK), còn những khối còn lại thì đều là tương tự

Vài năm sau đó thì phát minh ra PLL toàn số (ADPLL) ADPLL được tạo

thành độc nhất từ các khối chức năng số, vì thế nó không có bất kỳ một thành

phần thụ động nào giống như điện trở hay tụ điện

Tương tự với các bộ mạch lọc, các PLL cũng có thể được thực hiện bởi phần

mềm Lúc này, các chức năng của PLL không còn do một phần cứng chuyên biệt

nào quản lý cả, mà nó được quản lý bởi một phần mềm máy tính Loại này được

gọi là PLL phần mềm (SPLL)

Nhưng LPLL, DPLL và ADPLL có cơ chế hoạt động khác nhau nên không có

lý thuyết chung nào cho tất cả các loại PLL trên Do đó ta phải xử lý từng dạng

PLL ở từng phần riêng biệt

9.1 Mạch dao động thế kiểm (VCO)

Tần số ngõ ra của phần lớn mạch dao động tùy thuộc vào việc thiết lập thời

hằng RC Đôi khi chúng ta cần một tần số thay đổi tùy theo điện thế ngõ vào Ví

dụ như trong các mạch điều biến tần số (FM: frequency modulators), các mạch

phát tone, các mạch ADC, và các volt kế số (digital voltmeters) Các mạch dao

động loại này được gọi là mạch dao động thế kiểm (VCO: voltage-controlled

Oscillator)

Mạch dao động thế kiểm là một mạch dao động mà tần số dao động có thể được điềukhiển bằng cách cấp một điện thế DC ngoài Một yêu cầu đối với mạch VCO là mối quan hệ tuyến tính giữa tần số dao động và điện thế kiểm Ngoài ra, mạch còn phải có độổn định tần số cao, khoảng biến đổi tần số theo điện áp vào rộng, đơn giản, dễ điều chỉnhvà thuận lợi đối với việc tổ hợp thành vi mạch (không có điện cảm) Mạch dao động thế kiểm còn được gọi là mạch biến đổi điện thế sang tần số (voltage-to-frequency

converter)

Schmitt Trigger

Voltage-controlled current source Current

Switch

Hình 2.38: Sơ đồ khối cơ bản của mạch VCO thường dùng trong các mạch tích hợp

Một mạch tích hợp điển hình của VCO là NE/SE566 của hãng Signetics có 2 ngõ ra:một ngõ ra sóng vuông và một ngõ ra sóng tam giác là một hàm theo điện thế vào Tầnsố dao động được xác định bởi một mạch RC bên ngoài, điện áp VC được cấp vào chân 5.Sóng tam giác được tạo ra nhờ tụ nạp bên ngoài và nguồn dòng nạp và xả tuyến tính Cácmức điện thế nạp và xả được xác định bởi mạch Schmitt Trigger Mạch Schmitt Triggercũng tạo ra sóng vuông Cả hai dạng sóng đều qua mạch đệm để trở kháng của mỗi ngõ

ra là 50Ω Biên độ điển hình của sóng tam giác là 2.4Vpp và của sóng vuông là 5.4Vpp

6 8

NE/SE566

7 3 1

2

R

2

C 0.001 Fµ

CC

V

Hình 2.39: Sơ đồ nối kết điển hình

Trong cách nối ở hình 2.39, mạch R1C1 xác định tần số chạy tự do và điện thế kiểm

VC ở chân 5 được thiết lập bằng cầu phân thế R2 và R3 Điện thế khởi tạo VC phải nằmtrong khoảng:

+ ≤ ≤ +

3 ( )

với +V là nguồn điện thế

Tín hiệu biến điệu ac đi vào tụ phải có biên độ nhỏ hơn 3Vpp Tần số sóng ngõ ra xấp

với R1 trong khoảng 2kΩ <R1<20kΩ

Với VC và C1 không đổi, tần số có thể thay đổi trên khoảng tần số 10 :1 bằng cáchchọn R1 trong khoảng trên Trong trường hợp đó, tần số ngõ ra cực đại là 1MHz Một tụnhỏ 0.001µF được nối giữa chân 5 và 6 để loại bỏ những dao động có thể trong nguồndòng điều khiển

Nếu mạch VCO được dùng để kích mạch logic chuẩn nên dùng nguồn điện

thế ±5V để dạng sóng vuông ngõ ra có mức logic chuẩn

9.2 Vòng khóa pha (phase_locked loops):

PLL là một mạch làm cho một hệ thống chuyên biệt nào đó theo dõi một hệ

thống khác Chính xác hơn, PLL là một mạch làm đồng bộ các tín hiệu ra (do bộ

dao động tạo ra) với một tín hiệu vào tham chiếu, hoặc theo tần số, hoặc theo pha

trong trạng thái đồng bộ, thường được gọi là trạng thái khóa (locked state), lỗi

pha (phase error) giữa tín hiệu ra và tín hiệu tham chiếu là bằng 0, hoặc là rất

nhỏ Nếu một lỗi pha xuất hiện, bộ dao động sẽ có một cơ chế điều khiển để làm

cho lỗi pha nhỏ đi đến một mức tối thiểu Trong một hệ thống điều khiển như

vậy, pha của tín hiệu ra thật sự bị khóa vào pha của tín hiệu tham chiếu Đây

chính là lý do ta dùng cụm từ PLL

Một IC tiêu biểu của vòng khóa pha là họ SE/NE 560 (560, 561, 562, 564,

565 và 567) Tuy nhiên, để tiết kiệm hơn, ta có thể dùng các IC rời để nối kết

thành một PLL Một hệ thống PLL bao gồm ba khối chức năng cơ bản được trình

bày trong hình 7.8

PhaseDetector Low-PassFilter VCOInput

frequency

fin

Outputfrequency

fout

Hình 2.40: Sơ đồ khối của một vòng khóa phaTrong một số mạch PLL, một bộ dao động điều khiển dòng CCO (Currrent

Controlled Oscillator) được sử dụng thay cho VCO Trong trường hợp này, tín

hiệu ra của bộ dò pha là một nguồn dòng được kiểm soát chứ không phải là một

nguồn điện thế Tuy nhiên nguyên lý hoạt động vẫn như cũ, tức là giống VCO

Người ta thường căn cứ vào sơ đồ bộ dò pha và bộ lọc vòng để phân biệt các PLL vớinhau Tuy nhiên, sơ đồ bộ dò pha vẫn được coi là đặc trưng nhất trong PLL

Bây giờ, ta xem xét cách ba khối cùng vận hành:

9.2.1 Mạch dò pha (Phase Detector)

Bộ này có nhiệm vụ cho ra một tín hiệu phụ thuộc vào hiệu pha (hiệu tần số) của haitín hiệu vào hay nói cách khác so sánh fin và fout của VCO và cho ra một điện thế dc tỉ lệthuận với độ sai pha giữa 2 tần số

Phân loại tùy thuộc vào mạch so pha được sử dụng là tương tự hay số mà mạch PLLđược gọi là loại tương tự hay số

Phân loại tùy thuộc vào các tín hiệu vào (thường là tín hiệu hình sin hoặc là xung chữnhật), ta có hai loại:

• Dò pha tuyến tính: thường được thực hiện bởi mạch nhân tương tự Tín hiệu ra của

nó tỷ lệ với biên độ các tín hiệu vào

• Dò pha phi tuyến (dò pha số): được thực hiện bởi các mạch số (và, hoặc, không,

tương đương) có tín hiệu vào là dãy xung chữ nhật Tín hiệu ra của mạch khôngphụ thuộc vào biên độ các tín hiệu vào

Tín hiệu ra của bộ dò pha bao gồm một thành phần dc và một thành phần ac trộn lẫn.Thành phần ac là ngoài ý muốn, nên ta có thể loại đi bằng bộ lọc vòng Đa số trong cáctrường hợp, yêu cầu trước tiên là dùng bộ lọc thấp qua Để tạo ra mạch so pha, ta có thểdùng:

1) Mạch dò pha bằng cổng EXOR: ngõ ra của cổng EXOR sẽ chỉ lên cao nếu

fin hoặc fout lên cao hay điện thế ngõ ra dc của mạch cực đại khi độ sai pha là 1800.Điện thế ngõ ra dc của mạch là một hàm của độ sai pha giữa fin và fout Loại mạch dòpha này thường dùng nếu fin và fout là các sóng vuông hay fin và fout là dạng xung cóchu kỳ hoạt động nhỏ hơn 50%

2) Mạch dò pha loại kích bằng cạnh: dùng một flip-flop RS (reset-set) FFR_S

sẽ thay đổi trạng thái trên cạnh dương của fin (cổng NOR) hoặc fout Ưu điểm của loạinày là: (a) điện thế ra dc tuyến tính trên 3600, (b) các đặc tính khóa, dải bắt tốt hơn

9.2.2 Mạch lọc vòng (THE LOOP FILTER)

Trong hệ thống PLL, bộ lọc vòng có các chức năng sau:

1/ Cho qua tín hiệu tần số thấp, nén thành tần số cao

2/ Bảo đảm cho PLL bắt nhanh và bám được tín hiệu khi tần số thay đổi, nghĩa lànó phải có tốc độ đáp ứng đủ cao

Vì dải giữ (hold range) của PLL phụ thuộc vào dải thông của bộ lọc, nên yêu cầu dảithông của bộ lọc phải đủ lớn để đảm bào dải giữ cần thiết của PLL Thông thường, tronghệ thống PLL, người ta dùng các bộ lọc thấp qua bậc một, vì dùng các bộ lọc cao hơn cóthể ảnh hưởng đến tính ổn định của hệ thống Chức năng của mạch lọc thấp qua trongPLL là để loại bỏ các thành phần tần số cao ở ngõ ra của mạch dò pha và loại bỏ nhiễucó tần số cao, có thể dùng loại lọc thụ động (passive filter) như hình 2.41(a) hay lọc tích

cực (active filter) như hình 2.41(b) Dùng bộ lọc thụ động thì mạch đơn giản, do đó độ tin cậy cao và ổn định Dùng bộ lọc tích cực thì có thể tăng hệ số khuếch đại của cả hệ thống và cho phép có dược dải giữ mong muốn hay dải bám tùy ý khi thay đổi dải thông và hệ

số khuếch đại

R1

C1

Ngõ vào từ mạch dò pha

Ngõ ra đến mạch VCO

R1

Ngõ ra đến mạch VCO

+ A