Bài thí nghiệm 5 môn học hệ thống số

Checklist đầu buổi1 Khu vực quanh KIT TN trống trải, gọn gàng 2 KIT thí nghiệm đã chạy self-test và xác định không có dấu hiệu lỗi 3 Các inputs và outputs của KIT hoạt động bình thường

BÀI THÍ NGHIỆM 5 MÔN HỌC: HỆ THỐNG SỐ

Nhóm: 2 GVHD: Huỳnh Hoàng Kha

Sinh viên:

A Checklist đầu buổi

1 Khu vực quanh KIT TN trống trải, gọn gàng

2 KIT thí nghiệm đã chạy self-test và xác

định không có dấu hiệu lỗi

3 Các inputs và outputs của KIT hoạt động

bình thường

4 Đo hiệu điện thế nguồn VCC của KIT đạt

5V

B Checklist cuối buổi

1 Tất cả các dây nối đã được gỡ và phân

loại

2 Tất cả các IC đều đã được nới lỏng trước

khi nhấc ra khỏi breadboard

3 Tất cả các IC đều đã được phân loại và

trả lại đúng ngăn đựng

4 Thu dọn và trả KIT thí nghiệm

5 Thu dọn và hoàn trả VOM

6 Thu dọn và hoàn trả oscilloscope (nếu có)

7 Dọn sạch khu vực làm việc

C Phần chuẩn bị cho từng bài tập

2.3.1

Thiết kế, mô phỏng, triển khai mạch MOD-4 đếm ngược đồng bộ bằng cách dùng mạch D Flip-flops

Thiết kế và lý thuyết

1

 Để thiết kế mạch đếm xuống (count down) MOD-4 ta cần ít nhất 2 D Flip-flops (tương ứng với 1 IC 7474) để thiết kế mạch Ta còn cần thêm một IC 7404, một IC 7432, một IC 7408

 Từ yêu cầu đề bài ta thấy được phải tạo ra được mục tiêu hiện tượng như sau:



 Ta thiết lập được bảng dịch chuyển trạng thái (state diagram) như sau::

B(ht) A(ht) B(kt) A(kt) DB DA

 Sử dụng biểu đồ K-map ta tìm được công thức rút gọn cho DB và DA :

Vậy công thức rút gọn của DB = A’B’+AB

2

Vậy công thức rút gọn của DA =A’

 Từ kết quả trên ta có sơ đồ nguyên lý của mạch:

Sơ đồ nguyên lý của mạch đếm xuống MOD-4 bằng D Flip-flops.

Kiểm chứng thấy rằng sơ đồ nguyên lý đã chạy đúng với bảng dịch chuyển trạng thái trên

 Ta có sơ đồ nối dây như sau:

Sơ đồ nối dây của mạch đếm xuống MOD-4 bằng D Flip-flops.

3

 Netlist

STT Đầu 1 Đầu 2

11 Chân số 5 của U1 Chân số 1 của U2

12 Chân số 2 của U2 Chân số 1 của U3

13 Chân số 9 của U1 Chân số 3 của U2

14 Chân số 4 của U2 Chân số 2 của U3

15 Chân số 3 của U3 Chân số 2 của U4

16 Chân số 5 của U1 Chân số 4 của U3

17 Chân số 9 của U1 Chân số 5 của U3

18 Chân số 6 của U3 Chân số 1 của U4

19 Chân số 3 của U4 Chân số 2 của U1

20 Chân số 8 của U1 Chân số 12 của U1

4

21 Chân số 5 của U1 LED B

22 Chân số 9 của U1 LED A

2.3.2

Thiết kế, mô phỏng và triển khai bộ mạch chọn kênh 8 ngõ nhập bằng cách sử dụng IC 74151

Thiết kế và lý thuyết

Lý thuyết

 Một Multiplexer (MUX), hay còn gọi là mạch chọn dữ liệu, là thiết bị có công dụng có vai trò switch n vị trí Một số đầu vào DỮ LIỆU được áp dụng cho thiết bị này (I0-I3) và một trong đầu vào được chuyển thành đầu ra (Y) của thiết bị Một số nhị phân được áp dụng cho SELECT.Các dòng (S1 & S0) kiểm soát đầu vào nào được chuyển đến đầu ra

Thiết kế

 Chúng ta xét một 8 to 1 Multiplexer với = 8 input và 3 giá trị select tạo thành một số nhị phân 3 bit - Theo đó chúng ta sẽ có 8 giá trị input lần lượt là I0, I1, I2, I3, I4, I5, I6, I7 và 3 giá trị select lần lượt là C, B, A tạo thành một số nhị phân 3 bit trong đó C là MSB và A là LSB Khi giá trị của số nhị phân này biểu diễn cho một số thập phân i thuộc từ 0 đến 7, thì giá trị output nhận được sẽ bằng với giá trị của Ii

 Ngoài ra 8 to 1 Multiplexer còn có thêm một cổng là Strobe/ Enable có chức năng kiểm soát giá trị output nhận được Theo đó khi Strobe ở mức

1 thì giá trị Output nhận được sẽ là 0

 Từ cách hoạt động của 8 to 1 Multiplexer chúng ta có thể lập bảng hoạt động của nó như sau:

Select Strobe/Enable Y Y’

5

0 1 0 0 I2 I2’

 Vì ứng với các giá trị C, B, A nhất định thì đầu vào tương ứng mới kiểm soát cho đầu ra, từ đó ta sẽ dùng cổng AND, OR và NOT để biểu diễn sơ

đồ nguyên lý của mạch 8 to 1 Multiplexer:

Sơ đồ nguyên lý của mạch 8 to 1 Multiplexer.

 Kiểm chứng thấy sơ đồ nguyên lý đã chạy chính xác với bảng chân trị nêu trên

 Đề bài yêu cầu sử dụng mạch IC 74151 để thiết kế mạch 8 to 1

Multiplexer, ta có sơ đồ nối dây như sau:

6

Sơ đồ nối dây của mạch 8 to 1 Multiplexer.

 Netlist

(+)Breadboard

xanh(-)Breadboard

3 Hàng màu đỏ (+)

Breadboard Chân 16 của IC

4 Hàng màu xanh

(-) Breadboard

Chân 8 của IC

10 SW5 (I5) Chân 14 của IC

7

11 SW6 (I6) Chân 13 của IC

12 SW7 (I7) Chân 12 của IC

13 SW8 (C) Chân 9 của IC

14 SW9 (B) Chân 10 của IC

15 SW10 (A) Chân 11 của IC

16 Chân 5 của IC Led 0 (Y)

17 Chân 6 của IC Led 1 (Y’)

2.3.3

IC: 74138

Bảng thực trị :

A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

0 0 0 0 1 1 1 1 1 1 1

0 0 1 1 0 1 1 1 1 1 1

0 1 0 1 1 0 1 1 1 1 1

0 1 1 1 1 1 0 1 1 1 1

1 0 0 1 1 1 1 0 1 1 1

1 0 1 1 1 1 1 1 0 1 1

1 1 0 1 1 1 1 1 1 0 1

1 1 1 1 1 1 1 1 1 1 0

8

Sơ đồ nguyên lý:

9

Sơ đồ nối dây:

10

STT Đầu 1 Đầu 2

1 Chân 4, 5, 8 GND

2 Chân 6, 16 VCC

3 Chân 1, 2 , 3 SW 0, 1, 2

4 Chân 7 Led 0

5 Chân 9 Led 1

6 Chân 10 Led 2

7 Chân 11 Led 3

8 Chân 12 Led 4

9 Chân 13 Led 5

10 Chân 14 Led 6

11 Chân 15 Led 7

2.3.4

1 Lý thuyết

11

Để so sánh 2 số nhị phân 8-bit, ta cần 2 IC 7485 với mỗi IC 7485 dùng để so sánh 2 số nhị phân 4-bit Ta có bảng thực trị của IC

7485 như sau:

2 Sơ đồ luận lý

12

3 Sơ đồ nối dây

13