Bài thí nghiệm 1 môn học hệ thống số

Checklist đầu buổiChecklist này cần được hoàn thành vào đầu buổi học 1 Khu vực quanh KIT TN trống trải, gọn gàng 2 KIT thí nghiệm đã chạy self-test và xác định không có dấu hiệu lỗi 3 Cá

Trang 1

ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

BÀI THÍ NGHIỆM 1

MÔN HỌC: HỆ THỐNG SỐ

Nhóm: 7 GVHD: Vũ Khánh Hưng

Trang 2

Một số lưu ý đối với sinh viên:

- Nhóm sinh viên phải submit bài soạn dạng PDF lên BKeL trước khi giờ học bắt đầu thì mới được tham gia buổi học.

o Những nhóm không nộp bài soạn sẽ không được tham gia buổi học và nhận điểm 0 cho cả buổi học đó

o Đối với những bài soạn không đầy đủ: Chỉ tính điểm những bàitập đã soạn

- Các nhóm cần chuẩn bị đầy đủ, và thực hiện nghiêm túc:

o Checklist đầu buổi học:

Nếu KIT thí nghiệm có lỗi, các nhóm cần phát hiện ngay từ đầu buổi và báo cáo với Giảng viên để đổi KIT khác Nếu giữa buổi mới báo cáo vấn đề liên quan đến KIT thí nghiệm, các trường hợp demo mạch thất bại do lỗi của KIT sẽ không được xem xét.

o Checklist cho mỗi bài tập:

▪ Trước mỗi lần kiểm tra mạch

▪ Trong mỗi lần kiểm tra mạch

Nếu để xảy ra tình trạng đoản mạch hoặc treo clock (tín hiệu clock bị nối tắt với 5V hoặc GND), giảng viên có thể áp dụng một hình thức phạt nhất định theo quy định của từng lớp.

o Checklist cuối buổi học:

Sinh viên tự dọn vệ sinh khu vực làm việc của mình, và đảm bảo mọi thiết bị được trả lại đều được phân loại, sắp xếp gọn gàng, ngăn nắp, đúng nơi quy định Giảng viên có thể áp dụng một số hình thức phạt nhất định theo quy định của từng lớp nhằm đảm bảo phòng thí nghiệm sẵn sàng cho buổi học tiếp theo.

- Để tiện làm việc trong buổi học, sinh viên (có thể) cần phải in sẵn vàmang theo:

o Các checklists (tùy chọn)

o Phiếu chấm điểm kết quả thí nghiệm (bắt buộc)

Sinh viên không cần in bài soạn, vì bài soạn đã nộp trên BKeL

Nếu in, chỉ cần in giấy thường, 2 mặt, không cần in màu, không cầnđóng bìa

Trang 3

A Checklist đầu buổi

Checklist này cần được hoàn thành vào đầu buổi học

1 Khu vực quanh KIT TN trống trải, gọn gàng

2 KIT thí nghiệm đã chạy self-test và xác định không có dấu hiệu lỗi

3 Các inputs và outputs của KIT hoạt động bình thường

4 Đo hiệu điện thế nguồn VCC của KIT đạt 5V

Lưu ý quan trọng:

- Nếu KIT thí nghiệm có lỗi, các nhóm cần phát hiện ngay từ đầu buổi

và báo cáo với Giảng viên để đổi KIT khác Nếu giữa buổi mới báo cáo vấn đề liên quan đến KIT thí nghiệm, các trường hợp demo mạch thất bại do lỗi của KIT sẽ không được xem xét.

B Checklist cuối buổi

Checklist này cần được hoàn thành vào cuối buổi học

1 Tất cả các dây nối đã được gỡ và phân loại

2 Tất cả các IC đều đã được nới lỏng trước khi nhấc ra khỏi breadboard

3 Tất cả các IC đều đã được phân loại và trả lại đúng ngăn đựng

4 Thu dọn và trả KIT thí nghiệm

6 Thu dọn và hoàn trả oscilloscope (nếu có)

Trang 4

C Phần chuẩn bị cho từng bài tập:

Lab 1:

Bài 2.4.1: Kiểm tra chức năng ICs

Chọn ngẫu nhiên hai IC 74-Series ra khỏi danh sách trong hình 7 bêndưới và kiểm tra các chức năng sử dụng Logisim, Digital System KIT vàV.O.M

Yêu cầu: Thiết kế, mô phỏng và thực hiện một mạch thử nghiệm với

mỗi IC, trong đó chân đầu vào và đầu ra được kết nối với SWITCH vàLED tương ứng Sử dụng VOM để đo giá trị điện áp của tín hiệu đầu ra.Hình 8 cho thấy cách lắp ráp mạch trong DS KIT và đo điện áp bằngV.O.M

Hình 1: Cấu tạo chi tiết của các IC thuộc IC 74-Series.

Nhóm 7 quyết định chọn IC 7432 (OR) và IC 7408 (AND)

1 IC 7432:

a Inputs: A , B

Trang 5

Hình 2: Sơ đồ nguyên lý và bảng thực trị của cổng OR khi mô phòng bằng Logisim.

Kết luận: Sơ đồ nguyên lý đúng với bảng thực trị.

f Sơ đồ nối dây:

Hình 3: Sơ đồ nối dây và bảng thực trị của IC 7432 mô phỏng bằng Logisim.

Trang 6

g Thực hành:

- Sau khi thiết kế và mô phỏng, tiến hành thực nghiệm trên KIT và

IC 7432 Và có kết quả như video dưới đây

(Link video thí nghiệm mạch IC 7432: VIDEO DEMO IC7432 )

Trang 7

e Mô phỏng:

Hình 4: Sơ đồ nguyên lý và bảng thực trị của cổng AND khi mô phòng bằng Logisim.

f Sơ đồ nối dây:

Hình 5: Sơ đồ nối dây và bảng thực trị của cổng AND khi mô phòng bằng Logisim.

Kết luận: bảng thực trị của sơ đồ nguyên lý và sơ đồ nối dây giống

với bảng thực trị của cổng AND

Trang 9

f Mô phỏng:

Hình 6: Sơ đồ nguyên lý và bảng thực trị biểu thức X =A B C+

khi mô phòng bằng Logisim

g Sơ đồ nối dây:

Hình 7: Sơ đồ nối dây và bảng thực trị biểu thức X =A B C+

Trang 10

h Netlist: U1(7408); U2(7432); U3(7404)

Trang 11

Hình 8: Sơ đồ nguyên lý và bảng thực trị biểu thức X =(A+B).C

Trang 12

f Sơ đồ nối dây

Hìn

h 9: Sơ đồ nối dây và bảng thực trị biểu thức X =(A+B).C

g Netlist: U1(7432); U2(7408); U3(7404).

Trang 13

Bài 2.4.3: Đơn giản hóa các biểu thức Boolean sau Sau

đó, thiết kế, mô phỏng và thực hiện các mạch thu nhỏ sử dụng các IC 7404, 7408, và 7432.

Trang 14

d Mô phỏng

Hình 10: Sơ đồ nguyên lý và bảng thực trị biểu thức Z=M N P+M N P

e Sơ đồ kết nối dây:

Hình 12: Sơ đồ nối dây và bảng thực trị biểu thức Z=M N P+M N P

f Netlist: 7404(U1), 7408(U2), 7432(U3)

Trang 15

- Demo trực tiếp: nhóm đã thực hiện Demo trực tiếp ở lớp theo

hướng dẫn của giáo viên hướng dẫn Có thể xem Video Demotại đây: VIDEO DEMO TẠI LỚP

Trang 16

d Mô phỏng

Hình 12: Sơ đồ nguyên lý và bảng thực trị biểu thức W = W = A + B

e Sơ đồ kết nối dây:

Hình 13: Sơ đồ nối dây và bảng thực trị biểu thức W = W = A+B

Trang 17

4 SW1(B) U1-2

Bảng 10: Bảng thực trị của biểu thức W = W = W = A+B

g Thực hiện:

- Demo trực tiếp: nhóm đã thực hiện Demo trực tiếp ở lớp theo

hướng dẫn của giáo viên hướng dẫn Có thể xem Video Demotại đây:VIDEO DEMO tại lớp

Lab 2:

Bài 2.3.1: Đo độ trễ lan truyền:

Đề bài: Chọn ngẫu nhiên 2 IC 74-Series từ danh sách các IC: 7400,

7404, 7408 và 7432 Thiết kế, thực hiện các mạch và sử dụng máy hiện sóng (oscilloscope) để đo độ trễ lan truyền của những mạch IC được chọn

- Nhóm 07 chọn 2 IC: 7404 (NOT) và 7432 (AND):

1 IC 7404

a Sơ đồ nguyên lý:

- Dựa vào yêu cầu đề bài và IC 7404 đã chọn, nhóm 7 sử dụng

logisim để biểu diễn sơ đồ nguyên lý như hình sau:

Hình 13: Sơ đồ nguyên lý của mạch IC 7404.

b Sơ đồ nối dây:

- Từ sơ đồ nguyên lý, ta có sơ đồ nối dây đươc thể hiện như

hình sau:

Trang 18

Hình 14: Sơ đồ nối dây của mạch IC 7404.

Bảng 21: Nestlist của sơ đồ nối dây IC 7404.

d Thực hành:

- IC 7404 là một cổng NOT, có chức năng đảo tín hiệu đầu vào

thành đầu ra ngược lại Khi đầu vào là mức cao (1), đầu ra sẽ làmức thấp (0) và ngược lại Trong sơ đồ nối dây, tín hiệu đầuvào (xung clock) được đưa vào chân của IC 7404 và tín hiệuđầu ra từ chân đảo được kết nối tới LED, với tín hiệu này được

đo bằng oscilloscope

- Kit đã được seft-test và hoạt động đúng theo sơ đồ nguyên lý

được thể hiện như ảnh bên dưới

Trang 19

Hình 15: Kit được lắp đặt theo sơ đồ nối dây mạch IC 7404.

- Trong mạch kỹ thuật số, độ trễ lan truyền (propagation delay or

gate delay) là khoảng thời gian bắt đầu từ khi đầu vào của mộtcổng logic trở nên ổn định và hợp lệ để thay đổi, đến thời điểmđầu ra của cổng logic đó ổn định và hợp lệ để thay đổi Thôngthường trên các bảng dữ liệu của nhà sản xuất, điều này đề cậpđến thời gian cần thiết để đầu ra đạt 50% mức đầu ra cuối cùngkhi đầu vào thay đổi thành 50% mức đầu vào cuối cùng đượcthể hiện ở hình sau:

Hình 16: Độ trễ lan truyền.

- Trong thí nghiệm 2.3.1.A, độ trễ lan truyền được đo bằng máy

OSCILLOSCOPE Tektronix TBS 1052B-EDU Trong điều kiện,tần số của mạch là 512 HZ và duty là 50 %, thang đo ở 2 đầu dò

là 5 V/¿, giá trị cài đặt của thang đo thời gian (Timebase) là

10.0 ns/¿, nghĩa là mỗi ô ngang trên màn hình tương ứng với

10 ns giây Đường waveform màu vàng thể hiện tín hiệu do được

ở clock và màu xanh là ở LED

- Ch1 (Channel 1): Ký hiệu của kênh 1, được đánh dấu bằng

màu vàng, hiện đang đo tín hiệu đầu vào (clock)

Trang 20

Hình 17: Kết quả đo độ trễ lan truyền của mạch IC 7404.

- Từ kết quả đo được ở hình trên, quan sát hình ảnh

OSCILLOSCOPE, ta thấy có sự thay đổi thời gian giữa tín hiệuđầu vào (đường waveform vàng) và tín hiệu đầu ra (đườngwaveform xanh) Khi tín hiệu đầu vào (vàng) chuyển từ mứccao xuống mức thấp, tín hiệu đầu ra (xanh) cũng chuyển từthấp lên cao, đường waveform xanh có dạng nghịch đảo củawaveform màu vàng, nhưng có một khoảng thời gian trễ nhỏgiữa hai đường Khoảng thời gian trễ này là độ trễ lan truyềncủa IC 7404 và có thể được đo trực tiếp trên màn hìnhoscilloscope bằng cách sử dụng 2 con trỏ (cursor), cursor1 trỏvào tín hiệu vào clock và cursor2 trỏ vào tín hiệu đo đầu ra LED,

ta thu được ∆ t=10.4 ns.Video thực hiện của bài thí nghiệm 2.3.1.A: Link demo

2 IC 7432

a Sơ đồ nguyên lý:

- Dựa vào yêu cầu đề bài và IC 7432 đã chọn, nhóm 7 sử dụng

logism để biểu diễn sơ đồ nguyên lý như hình sau:

Hình 17: Sơ đồ nguyên lý của mạch IC 7432.

Trang 21

- Từ sơ đồ nguyên lý, ta có sơ đồ nối dây được thể hiện như

Bảng 32: Nestlist của sơ đồ nối dây IC 7432.

b Thực hành:

- IC 7432 là một cổng OR, chỉ cần 1 trong 2 đầu vào là mức cao

(1) thì đầu ra sẽ là mức cao (1) Trong sơ đồ nối dây, tín hiệuđầu vào (xung clock) được đưa vào chân 2 của IC 7432 và tínhiệu đầu ra từ chân 3 của IC được kết nối tới LED, còn đầu 1của IC được nối đất nhằm đầu ra chỉ phụ thuộc vào chân clock,tín hiệu ở đầu vào clock và đầu ra ở LED được đo bằngoscilloscope

- Kit đã được seft-test và hoạt động đúng theo sơ đồ nguyên lý

Trang 22

Hình 19: Kit được lắp đặt theo sơ đồ nối dây mạch IC 7432.

- Trong thí nghiệm 2.3.1.B, độ trễ lan truyền được đo bằng máy

Tektronix TBS 1052B-EDU tương tự thí nghiệm 2.3.1.A Trongđiều kiện, tần số của mạch là 512 HZ và duty là 50 %, thang đo ở

2 đầu dò là 5 V/¿, giá trị cài đặt của thang đo thời gian(Timebase) là 10.0 ns/¿, giữ nguyên các thông số từ thí nghiệm2.3.1.A Đường waveform màu vàng thể hiện tín hiệu do được

ở clock và màu xanh là ở LED

màu xanh, hiện đang đo tín hiệu đầu ra (LED)

Hình 20: Kết quả đo độ trễ lan truyền của mạch IC 7432.

Trang 23

- Quan sát hình ảnh từ màn hình oscilloscope, ta thấy có sự thay

đổi thời gian giữa tín hiệu đầu vào (đường waveform vàng) vàtín hiệu đầu ra (đường waveform xanh) Khi tín hiệu đầu vào(vàng) chuyển từ mức cao xuống mức thấp, tín hiệu đầu ra(xanh) cũng chuyển từ cao lên thấp, đường waveform xanh códạng tương tự như waveform màu vàng, 2 đường gần songsong nhau, nhưng có một khoảng thời gian trễ nhỏ giữa haiđường Khoảng thời gian trễ này là độ trễ lan truyền của IC

7432 và có thể được đo trực tiếp trên màn hình oscilloscopebằng cách sử dụng 2 con trỏ (cursor), cursor2 trỏ vào tín hiệuvào clock và cursor1 trỏ vào tín hiệu đo đầu ra LED, ta thu được

∆ t=15.2(ns )Video thực hiện của bài thí nghiệm 2.3.1.B: Link demo

Bài 2.3.2: Phát hiệu tín hiệu cạnh(mạch dò cạnh):

Mạch dò cạnh được dùng rộng rãi trong phần mềm nhúng, điện tử…Một tín hiệu cạnh được định nghĩa như là một sự chuyển đổi trạng thái

từ tích cực mức cao về tích cực mức thấp hoặc ngược lại Có hai loại

dò cạnh phổ biến đó là

 Cạnh lên(Rising edge): xảy ra khi tín hiệu vào(input) chuyển từtrạng thái tích cực mức thấp (0) đến tích cực mức cao (1)

 Cạnh xuống(Falling egde): xảy ra khi tín hiệu vào(input) chuyển

từ trạng thái tích cực mức cao (1) xuống trạng thái tích cực mứcthấp (0)

Hình 21: minh hoạ cạnh lên(Rising edge) và cạnh xuống (Falling edge).

1 Phân tích hiện tượng:

a Phân tích hiện tượng từ hình vẽ:

Trang 24

cả A và B ở mức cao Bên cạnh đó B sẽ là tín hiệu trễ của A (B

là kết quả của A sau khi đi qua nhiều cổng NOT) và sẽ có biểuthức B= A

2 Đề bài: Thiết kế, lắp đặt mạch và dùng OSCILLOSCOPE để tính

toán cạnh lên và cạnh xuống của một tín hiệu xung, sử dụng IC

7400, 7404, 7408 và 7432.

a Tiến hành thí nghiệm:

- Nhóm 7 quyết định tiến hành đo cạnh lên sử dụng 2 IC là 7404

(NOT) và 7408 (AND) và máy đo sóng

- Input của IC 7408 sẽ là A và B

- Với A là tín hiệu trực tiếp từ CLOCK, B là tín hiệu trễ của A saukhi đi qua 3 cổng NOT của IC 7404

- Dùng OSCILLOSCOPE, để đo tín hiệu của của Avà output Z

Hình 22: Sơ đồ nguyên lý của thí nghiệm dò cạnh lên.

Hình 23: Sơ đồ nối dây của thí nhiệm dò cạnh lên.

Trang 25

1 0

Hình 24: Bảng thực trị của sơ đồ nguyên lý.

Bảng 13: Netlist của mạch dò cạnh lên.

c Dự đoán kết quả thí nghiệm:

- Theo giả thuyết thì giá trị đầu ra output sẽ luôn là tích cực mức

thấp 0, đèn không sáng Nhưng khi dùng máy đo sóng ta sẽthấy có một thời điểm mà khi A thay đổi từ tích cực mức thấplên tích cực mức cao thì output sẽ ở tích cực mức cao

- Kết quả dự đoán thể hiện ở hình … bên dưới.

Hình 25: Dự đoán kết quả thí nghiệm.

d Kết quả thí nghiệm thực tế:

- Thí nghiệm dò cạnh được đo bằng máy OSCILLOSCOPETektronix TBS 1052B-EDU Trong điều kiện, tần số của mạch là

Trang 26

ô ngang trên màn hình tương ứng với 10 ns giây Đườngwaveform màu vàng thể hiện tín hiệu do được ở clock và màuxanh là ở LED.

màu xanh, hiện đang đo tín hiệu đầu ra (LED)

Hình 26: Kết quả khi thực hiện thí nghiệm dò cạnh lên.

-Từ kết quả đo được ở hình trên, quan sát hình ảnhOSCILLOSCOPE, ta thấy có sự thay đổi thời gian giữa tín hiệuđầu vào (đường waveform vàng) và tín hiệu đầu ra (đườngwaveform xanh) Khi tín hiệu đầu vào (vàng) chuyển từ mứcthấp lên mức cao thì tín hiệu đầu ra (xanh) đột ngột chuyển từmức thấp sang mức cao và rồi lập tức chuyển về mức thấp.Điều này xảy ra là do sự chênh lệch giữa tín hiệu vào trực tiếp

và tín hiệu vào khi đi qua nhiều cổng NOT

- Sử dụng con trỏ (cursor) của OSCILLOSCOPE ta có thể xác định được thời gian kích cạnh lên là ∆ t=66.0 (ns )

Trang 27

Hình 27: Kết quả khi thực hiện thí nghiệm dò cạnh xuống.

- Ta thấy được rằng hiện tượng xảy ra khi dò cạnh xuống giống với dò

cạnh lên, chỉ khác ở chỗ hiện tượng chỉ xảy ra khi đầu vào (vàng)chuyển từ mức cao sang mức thấp

- Sử dụng con trỏ (cursor) của OSCILLOSCOPE ta có thể xác định được thời gian kích cạnh xuống là ∆ t=5 6.0(ns )

Video thực hiện của bài thí nghiệm 2.3.2:

▪ Kích cạnh lên: Kích cạnh lên

▪ Kích cạnh xuống: Kích cạnh xuống

Trang 28

D Checklist cho từng bài tập, sử dụng khi lên lớp:

1 KIT thí nghiệm đã tắt trước khi cắm IC X

3 Các chân IC đã được đặt chuẩn xác vị trí vào các lỗ

trên breadboard

4 Các chân IC đã được kết nối điện với breadboard

5 Tất cả các kết nối giữa KIT và chân IC đều tốt

6 VCC và GND trên KIT không bị chạm nhau (không

Định dạng
Số trang	28
Dung lượng	6,14 MB