báo cáo thực nghiệm điện tử số tuần 3

Hình D3-1a: Bộ giải mã – Decoder dùng vi mạch cổng Chú ý: Bộ giải mã có các đường điều khiển lối ra tác động ở mức cao 12... Có thể triển khai bốn số hạng tích này bằng cách sử dụng bốn

TRƯỜNG ĐHCN-ĐHQGHN CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM

KHOA ĐIỆN TỬ VIỄN THÔNG Độc lập- Tự do- Hạnh phúc

BÁO CÁO THỰC NGHIỆM MÔN: ĐIỆN TỬ SỐ TUẦN 3

Họ và tên:

MSSV:

Giảng viên hướng dẫn:

1 Bộ giải mã – Decoder

Nhiệm vụ:

Tìm hiểu nguyên tắc biến đổi mã cơ số 2 thành các đường điều khiển riêng biệt

1.1.Bộ giải mã 2 bit thành 4 đường, dùng cổng logic:

Hình D3.1a

Hình D3-1a: Bộ giải mã – Decoder dùng vi mạch cổng Chú ý: Bộ giải mã có các đường điều khiển lối ra tác động ở mức cao (1)

2

Bảng D3-1

LỐI VÀO

(INPUT) LỐI RA (OUTPUT)

DS1

E

LS8

B LS7 A Y3 Y2 Y1 Y0

* x: giá trị bất kỳ

Nhận xét: Kết luận tóm tắt về bộ giải mã đã khảo sát

+ Khi Ē = 0: Với mạch giải mã, ứng với mỗi tổ hợp của các ngõ vào, một lối rasẽ được bật (1), các lối ra còn lại sẽ tắt (0)

+ Mạch giải mã 2 sang 4 có hai đầu vào A1 & A0 và bốn đầu ra Y3, Y2, Y1 & Y0 Sơ đồ khối của mạch giải mã 2 sang 4 được thể hiện trong hình sau

+ Biểu thức đại số Boolean:

Y3 = E.A1.A0

Y2 = E.A1.A0 ′

Y1 = E.A1′.A0

Y0 = E.A1′.A0 ′

+ Mỗi đầu ra có một số hạng tích (product term) Vì vậy, có tổng cộng bốn số hạng tích Có thể triển khai bốn số hạng tích này bằng cách sử dụng bốn cổng AND có ba đầu vào mỗi đầu vào & hai inverter (bộ đảo)

1.2.Bộ giải mã 3 bít thành 8 đường điều khiển loại vi mạch:

Hình D3-1b.

Hình D3-1b: Bộ giải mã – Decoder dùng vi mạch chuyên dụng

Chú ý: Bộ giải mã cho ra đường điều khiển tác động ở mức thấp

(0)

Bảng D3-2

DỮ LIỆU DS3 DS1 DS2 LS8 LS7 LS6 LED 15 LED 14 LED 13 LED 12 LED 11 LED 10 LED 9 LED 8

4

* x: giá trị bất kỳ

Nhận xét:

- Kết luận tóm tắt về bộ giải mã đã khảo sát

+ Mạch giải mã 3 sang 8 có ba đầu vào A2, A1 & A0 và tám đầu ra, Y7 đến Y0

+ Mạch giải mã 3 sang 8 sử dụng mạch giải mã 2 sang 4

+ Sơ đồ khối:

+ Các đầu vào song song A1 & A0 được áp dụng cho mỗi mạch giả mã 2 sang

4 Phần bổ sung của đầu vào A2 được kết nối với Enable, E của bộ giải mã thấp hơn từ 2 sang 4 để nhận các đầu ra, Y3 đến Y0 Đây là bốn số hạng tối thiểu thấp hơn Đầu vào, A2 được kết nối trực tiếp với Enable, E của bộ giải

mã trên 2 sang 4 để nhận các đầu ra, Y7 đến Y4 Đây là bốn số hạng tối thiểu cao hơn

1.3 Bộ giải mã 4 bit thành 7 đường điều khiển loại vi mạch:

Hình D3-1c

Hình D3.1c: Bộ giải mã BCD – 7 đoạn Chú ý: Bộ giải mã cho ra đường điều khiển tác động ở mức thấp (0) Bảng D3-3

Đ KHIỂN

Control LỐI VÀOInput Ngắtlối

ra

LỐI RA Output Sốthập

phân

6

1 1 0 0 0 0 0 0 0 0 0 0 0 0 0

* x: giá trị bất kỳ

Nhận xét: Kết luận tóm tắt về bộ giải mã đã khảo sát khi so sánh giá trị thập phân của mã vào với chỉ số chỉ thị hình thành trên bộ LED

+ Giá trị thập phân của mã vào tương đương với chỉ số hiển thị trên bộ LED

7 đoạn

Giải thích nguyên lý hoạt động

IC 74LS47 là IC giải mã BCD sang LED 7 đoạn

Sơ đồ chân

Chân LT: Chân Lamp Test, kiểm tra hiển thị LED

Chân RBI: Lưu trữ hoặc nhấp nháy mã BCD

Chân BI/RBO: Tắt các LED hiển thị

Chân D,C,B,A: Biểu diễn số nhị phân DCBA

Chân QA đến QG: Đầu ra của IC 74LS47, biểu diễn LED 7 đoạn của số nhị phân DCBA

đã chọn ở trên

Nguyên lý hoạt động

Chọn số muốn hiển thị ở LED 7 đoạn bằng cách chọn số nhị phân DCBA

Để các chân LT, RBI, BI/RBO bằng

8

2 Bộ mã hóa – Encoder

Nhiệm vụ

Tìm hiểu nguyên tắc biến đổi mã từ số lớn các đường thành mã có số đường nhỏ hơn

Chú ý: Bộ giải mã cho ra đường điều khiển tác động ở mức cao (1)

Bảng D3-5

Input LS

3

Y3

LS

2

Y2

LS 1 Y1

Nhận xét:

Kết luận tóm tắt về bộ mã hóa đã khảo sát

+ Mạch mã hóa hay encoder là một mạch tổ hợp thực hiện hoạt động ngược lại của mạch giải mã Nó có tối đa 2n dòng đầu vào và ‘n’ dòng đầu ra Nó sẽ tạo

ra một mã nhị phân tương đương với đầu vào, là giá trị cao đang hoạt động

Do đó, mạch mã hóa mã hóa 2n dòng đầu vào với các bit ‘n’

+ Hàm đại số Boolean cho mỗi đầu ra

A1 = Y3 + Y2

A0 = Y3 + Y1

Hình D3-3a: Bộ mã hóa (Encoder) dùng cổng logic

1.1 Bộ mã hóa 8 đường điều khiển thành 3 bit loại vi mạch (Bộ mã hóa ưu tiên):

Hình D3-3b

Bảng D3-6

LỐI VÀO Input LỐI RA - Output DS1 LS8 LS7 LS6 LS5 LS4 LS3 LS2 LS1 LED

2 LED1 LED0 LED5 LED6

EI I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 GS EO

* x: giá trị bất kỳ

Nhận xét:

10

- Kết luận tóm tắt về bộ mã hóa đã khảo sát:

+ Mạch mã hóa 8 sang 3 có tám đầu vào, Y7 đến Y0 và ba đầu ra A2, A1 & A0 + Mạch mã hóa 8 sang 3 chính là mạch mã hóa bát phân sang nhị phân + Sơ đồ khối của mạch mã hóa 8 sang 3 như hình dưới

Từ bảng chân trị, chúng ta có thể viết các hàm Boolean cho mỗi đầu ra như sau

A2 = Y7 + Y6 + Y5 + Y4

A1 = Y7 + Y6 + Y3 + Y2

A0 = Y7 + Y5 + Y3 + Y1

- Nêu tính chất ưu tiên trong bộ mã hóa

+ Một số nhị phân n bit cho 2n tổ hợp khác nhau Vậy có thể dùng số n bit để mã cho 2n ngã vào khác nhau Khi có một ngã vào được tác động, ở ngã ra chỉ báo số nhị phân tương ứng Đó là mạch mã hoá 2n đường sang n đường

+ Chỉ cho một mã duy nhất có tính ưu tiên khi nhiều ngã vào cùng được tác động

+ Để tránh trường hợp mạch cho một mã sai khi người sử dụng vô tình (hay cố ý) tác động đồng thời vào 2 hay nhiều ngã vào