LỜI MỞ ĐẦU I. Sơ đồ Trigger 1. Cấp nguồn +5V cho mảng sơ đồ D61 2. Sơ đồ Trigger trên transistor: hình D61a 3. Sơ đồ Trigeer với cổng đảo: Hình D61b II. Sơ đồ Trigger RS trên cổng logic: hình D61c 1. Nối mạch của sơ đồ D61c (IC2 cổng NOR) với các mạch của thiết bị chính như sau: 2. Nối mạch của sơ đồ D61d (IC3 cổng NAND) với các mạch của thiết bị chính như sau: III. Sơ đồ Trigger RS điều khiển bằng xung trên cổng logic IV. Trigger D V. Thanh chốt dữ liệu – Latch VI. Bộ ghi dịch – Shift register 1. Cấp nguồn +5V cho mảng sơ đồ D67. 2. Bộ ghi dịch trên vi mạch rời: 2.1 Bộ dịch mã nối tiếp – song song: Chưa sử dụng các công tắc LS5 LS8 2.2 Bộ dịch mã song song nối tiếp: 3. Bộ ghi dịch dùng vi mạch:
ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KHOA ĐIỆN TỬ VIỄN THÔNG - - BÁO CÁO MÔN HỌC THỰC TẬP ĐIỆN TỬ SỐ BÀI 6: SƠ ĐỒ TRIGGER VÀ BỘ GHI Họ tên sinh viên: Nguyễn Văn A Mã số sinh viên **** Lớp: Khoa: **** **** Giảng viên hướng dẫn: **** Hà nội, ngày * tháng * năm *** MỤC LỤC LỜI MỞ ĐẦU I Sơ đồ Trigger Cấp nguồn +5V cho mảng sơ đồ D6-1 2 Sơ đồ Trigger transistor: hình D6-1a Sơ đồ Trigeer với cổng đảo: Hình D6-1b II Sơ đồ Trigger R-S cổng logic: hình D6-1c Nối mạch sơ đồ D6-1c (IC2 - cổng NOR) với mạch thiết bị sau:……………………………………………………………………………………… Nối mạch sơ đồ D6-1d (IC3 - cổng NAND) với mạch thiết bị sau: III Sơ đồ Trigger R-S điều khiển xung cổng logic IV Trigger D V Thanh chốt liệu – Latch VI Bộ ghi dịch – Shift register .7 Cấp nguồn +5V cho mảng sơ đồ D6-7 Bộ ghi dịch vi mạch rời: 2.1 Bộ dịch mã nối tiếp – song song: Chưa sử dụng công tắc LS5- LS8 2.2 Bộ dịch mã song song - nối tiếp: .8 Bộ ghi dịch dùng vi mạch: LỜI MỞ ĐẦU Đầu tiên, em xin bày tỏ lòng biết ơn đến thầy với cán khoa trường cung cấp cho em định hướng, hướng dẫn hỗ trợ suốt q trình nghiên cứu hồn thiện báo cáo Nhờ có hướng dẫn chun mơn thầy/cơ, em có hội tìm hiểu phân tích vấn đề cách xác đầy đủ hơn, đồng thời hiểu rõ phương pháp nghiên cứu quy trình làm việc lĩnh vực Dưới báo cáo em q trình nghiên cứu học tập, mong thầy/cơ xem xét đánh giá Em xin chân thành cảm ơn! I Sơ đồ Trigger Cấp nguồn +5V cho mảng sơ đồ D6-1 Sơ đồ Trigger transistor: hình D6-1a Hình D6 – 1a: Yếu tố hai trạng thái bền – Trigger transistor Bảng D6 - V(B1) 0VV V(B2) 0VV Q 0V V (Q) 3.867 V 75.5 mV ´ Q 0V V (Q´ ) 78.1 mV 3.868 V V (B1) 5.5 mV 0V.689 V V (B2) 0V.691 V 5.3 mV Giải thích tồn hai trạng thái bền (Q = 0V Q = 1): − Mạch có trạng thái T1 mở (Q = 0V) T2 cấm (Q=1) ngược lại − Việc xác lập trạng thái tính khơng lý tưởng mạch hồi tiếp dương R2 R5: + Nếu: IB1 > IB2 →: IB1 >> IB2 nên T1 mở T2 cấm + Nếu: IB1 < IB2 →: IB1