LỜI MỞ ĐẦUI. Định nghĩa – Bảng chân lý1. Yếu tố logic chứa 1 bít thông tin2. Các cổng logic3. Khảo sát nguyên lý hoạt động của cổng không đảo với collector hở (O.C. Open collector)4. Khảo sát nguyên lý hoạt động của cổng “KHÔNG VÀ” có hai lối vào (2Input NAND)5. Khảo sát nguyên lý hoạt động của cổng “NAND” có hai lối vào với lối ra collector hở (2Input open collector NAND)6. Khảo sát nguyên lý hoạt động của cổng “HOẶC” có hai lối vào (2Input OR)7. Khảo sát nguyên lý hoạt động của cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2 Input XOR)8. Bằng lý luận, dựa trên kết quả thí nghiệm với cổng có hai lối vào, lập bảng chân lý và viết biểu thức đại số logic cho:a)Cổng AND 2 lối vàob)Cổng NAND 4 lối vàoc)Cổng OR với 3 lối vàoII. Phân loại cổng Logic1. Cấp nguồn +5V cho các mảng sơ đồ D122. Cổng AND loại Diode Logic (DL)3. Cổng NAND loại Resistor – Transistor Logic (RTL)4. Cổng NAND loại Diode – Transistor Logic (DTL)5. Cổng NAND loại Transistor – Transistor Logic (TTL)6. Cổng NAND collector hở (OPENCOLLECTOR OUTPUT)III. Cổng CMOSIV. Bộ chuyển đổi mức TTL – CMOS CMOS – TTLTÀI LIỆU THAM KHẢO
ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KHOA ĐIỆN TỬ VIỄN THÔNG - - BÁO CÁO MÔN HỌC THỰC TẬP ĐIỆN TỬ SỐ BÀI 1: CỔNG LÔGIC (1) Họ tên sinh viên: Nguyễn Văn A Mã số sinh viên ******** Lớp: Khoa: **** ************ Giảng viên hướng dẫn: *** Hà nội, ngày * tháng * năm * MỤC LỤC LỜI MỞ ĐẦU I Định nghĩa – Bảng chân lý Yếu tố logic chứa bít thơng tin 2 Các cổng logic 3 Khảo sát nguyên lý hoạt động cổng không đảo với collector hở (O.C Open collector) 4 Khảo sát nguyên lý hoạt động cổng “KHƠNG VÀ” có hai lối vào (2Input NAND) .5 Khảo sát nguyên lý hoạt động cổng “NAND” có hai lối vào với lối collector hở (2-Input open collector NAND) .7 Khảo sát nguyên lý hoạt động cổng “HOẶC” có hai lối vào (2-Input OR) Khảo sát nguyên lý hoạt động cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2- Input XOR) Bằng lý luận, dựa kết thí nghiệm với cổng có hai lối vào, lập bảng chân lý viết biểu thức đại số logic cho: 11 a) Cổng AND lối vào .11 II b) Cổng NAND lối vào 11 c) Cổng OR với lối vào 11 Phân loại cổng Logic 12 Cấp nguồn +5V cho mảng sơ đồ D1-2 .12 Cổng AND loại Diode Logic (DL) 12 Cổng NAND loại Resistor – Transistor Logic (RTL) 14 Cổng NAND loại Diode – Transistor Logic (DTL) 15 Cổng NAND loại Transistor – Transistor Logic (TTL) 17 Cổng NAND collector hở (OPEN-COLLECTOR OUTPUT) 19 III Cổng CMOS .20 IV Bộ chuyển đổi mức TTL – CMOS & CMOS – TTL 22 TÀI LIỆU THAM KHẢO .24 DANH MỤC HÌNH Hình D1- 0: Trạng thái logic yếu tố logic đơn giản Hình D1- 1a: Cổng logic đảo (Inverter) Hình D1- 1b: Cổng logic không đảo (với collector hở) Hình D1- 1c: Cổng logic NAND .5 Hình D1- 1d: Cổng logic NAND với lối hở mạch (NAND with O.C Output) Hình D1- 1e: Cổng logic OR Hình D1- 1f: Cổng logic XOR .10 Hình D1- 2a: Cổng logic AND loại DL 12 Hình D1- 2b: Cổng loogic NAND loại RTL 14 Hình D1- 2c: Cổng logic NAND loại DTL 15 Hình D1- 2d: Cổng logic NAND loại TTL 17 Hình D1- 2e: Cổng logic NAND loại TTL mạch collector hở .19 Hình D1- 3: Cổng CMOS 21 Hình D1- 4: Bộ chuyển đổi mức TTL - CMOS & CMOS – TTL 22 DANH MỤC BẢNG Bảng D1- Bảng D1- Bảng D1- Bảng D1- Bảng D1- Bảng D1- Bảng D1- 10 Bảng D1- 12 Bảng D1- 14 Bảng D1- 10 16 Bảng D1- 11 17 Bảng D1- 12 19 Bảng D1- 13 21 Bảng D1- 14 22 LỜI MỞ ĐẦU Đầu tiên, em xin bày tỏ lòng biết ơn đến thầy với cán khoa trường cung cấp cho em định hướng, hướng dẫn hỗ trợ suốt q trình nghiên cứu hồn thiện báo cáo Nhờ có hướng dẫn chuyên mơn thầy/cơ, em có hội tìm hiểu phân tích vấn đề cách xác đầy đủ hơn, đồng thời hiểu rõ phương pháp nghiên cứu quy trình làm việc lĩnh vực Dưới báo cáo em trình nghiên cứu học tập, mong thầy/cô xem xét đánh giá Em xin chân thành cảm ơn! I Định nghĩa – Bảng chân lý Yếu tố logic chứa bít thơng tin - Sơ đồ mạch: Hình D1- 0: Trạng thái logic yếu tố logic đơn giản - Bảng chân lý: Bảng D1- Công tắc LS8 Đèn LED Mức “1” “0” Sáng Tắt V = 4.219 V V = 10.1 mV Ký hiệu trạng thái H (High – cao) L (Low – thấp) Ký hiệu toán học Khi công tắc mức cao, đèn sáng, vôn kế đo 4.219 V Khi công tắc mức thấp, đèn không sáng, vôn kế đo 10.1 mV - Phát biểu định nghĩa mức logic yếu tố logic chứa 1-bit thông tin: Mức logic điện áp đầu vào đầu cổng tương ứng với logic “1” “0” Mức logic phụ thuộc vào điện áp nguồn ni cổng Nói chung điện áp nguồn nuôi cao thì mức logic H (high) cao, mức H vượt mức điện áp nguồn nuôi Điện áp nguồn lựa chọn tùy theo yêu cầu ứng dụng cổng Nếu mức logic vào vượt q điện áp nguồn ni gây hư hỏng cho cổng Các cổng logic - Sơ đồ mạch: Hình D1- 1a: Cổng logic đảo (Inverter) - Bảng chân lý: Bảng D1- Công tắc LS8 Lối vào IC1/a bỏ lửng Khi công tắc mức “1” Lối vào A 1 Lối vào C Khi công tắc mức “0” Khi lối vào IC1/a bỏ lửng - Định nghĩa cổng đảo: Cổng đảo (cổng NOT) cổng thực hàm phủ định đại số Boole ´ Công thức đại số logic cho cổng đảo: f = A Lối vào bỏ lửng tương ứng với trạng thái lối vào A = Khảo sát nguyên lý hoạt động cổng không đảo với collector hở (O.C Open collector) - Sơ đồ mạch: Hình D1- 1b: Cổng logic không đảo (với collector hở) - Bảng chân lý: Bảng D1- Công tắc LS8 Lối vào IC2/a bỏ lửng Lối vào A 1 Lối vào C 1 Khi công tắc mức “1” Khi công tắc mức “0” Khi lối vào IC2/a bỏ lửng - Định nghĩa cổng không đảo (cổng ĐỆM) cổng cách ly nâng dịng cho tải Cơng thức đại số logic: f = A Trường hợp lối vào bỏ lửng tương ứng với trạng thái lối vào A = Khảo sát nguyên lý hoạt động cổng “KHƠNG VÀ” có hai lối vào (2-Input NAND) - Sơ đồ mạch: Hình D1- 1c: Cổng logic NAND - Bảng chân lý: Bảng D1- LS7 1 0 - LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C 1 Khi công tắc mức “1” Công tắc mức “1” Công tắc mức “0” Công tắc mức “0” Công tắc mức “1” Khi công tắc mức “0” Định nghĩa cổng NAND: cổng dùng để thực lúc chức AND NOT Cổng NAND có hay nhiều lối vào lối ´ , f = ABCD ´ Công thức đại số: f = AB Trong trường hợp, hai lối vào thấp (0) thì lối Kết luận: Cổng NAND làm việc theo kiểu “HOẶC ĐẢO” (NOR) với mức logic Nhận thấy, hoạt động cổng “KHÔNG VÀ” lối giống với cổng đảo mục 2.2 Khảo sát nguyên lý hoạt động cổng “NAND” có hai lối vào với lối collector hở (2-Input open collector NAND) - Sơ đồ mạch: Hình D1- 1d: Cổng logic NAND với lối hở mạch (NAND with O.C Output) - Bảng chân lý: Bảng D1- LS7 1 0 LS8 1 Khi công tắc mức “1” Lối vào A 1 0 Lối vào B 1 Lối C 1 Công tắc mức “1” Công tắc mức “0” - Bảng chân lý: Bảng D1- LS7 1 0 - LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C 1 Khi công tắc mức “1” Công tắc mức “1” Công tắc mức “0” Công tắc mức “0” Công tắc mức “1” Khi công tắc mức “0” Định nghĩa cổng XOR: cổng khác dấu, cổng cộng modun Biểu thức logic đầu cổng là: f = A B+ A B= A ⮾ B Bằng lý luận, dựa kết thí nghiệm với cổng có hai lối vào, lập bảng chân lý viết biểu thức đại số logic cho: a) Cổng AND lối vào - Bảng chân lý: Lối vào A 0 Lối vào B Lối vào C 0 1 - Biểu thức đại số logic: f = AB b) Cổng NAND lối vào - Bảng chân lý: STT Lối vào A Lối vào B 0 0 0 0 10 11 12 1 13 1 14 1 15 1 ´ - Biểu thức đại số logic: f = ABCD c) Cổng OR với lối vào - Bảng chân lý: 1 Lối vào C 0 1 0 1 0 1 0 1 STT Lối vào A Lối vào B 0 0 1 1 - Biểu thức đại số logic: f = A+ B+C II Lối vào C 1 1 Phân loại cổng Logic Cấp nguồn +5V cho mảng sơ đồ D1-2 Cổng AND loại Diode Logic (DL) - Sơ đồ mạch: Lối vào D 1 1 1 1 Lối vào F 1 1 1 1 1 1 1 Lối F 1 1 1 Hình D1- 2a: Cổng logic AND loại DL - Bảng chân lý: Bảng D1- LS7 1 0 LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C 0 Khi công tắc mức “1” Công tắc mức “1” Công tắc mức “0” Công tắc mức “0” Công tắc mức “1” Khi công tắc mức “0” Nguyên tắc hoạt động cổng AND loại DL: - Khi hai đầu vào mức (hai công tắc mức 1), hai diode phân cực ngược khơng có dịng điện chạy xuống đất Do đó, đầu “1” vì khơng có điện áp rơi R - Nếu hai đầu vào mức 0, dòng điện chạy qua diode tương ứng qua điện trở Do đó, đầu Phân tích ưu nhược điểm sơ đồ: - Ưu điểm: + Hoạt động tốt mạch đơn giản + Sơ đồ đơn giản, linh kiện dễ tìm + Công suất tiêu thụ nhỏ + Sơ đồ đơn giản dễ tạo cổng nhiều lối vào, cho phép xây dựng ma trận diode với nhiều ứng dụng khác + Tần số làm việc cao cách chọn diode chuyển mạch nhanh - Nhược điểm: + Khó khăn ghép nhiều mạch tương tự nhau, khó hoạt động tốt mạch phức tạp + Độ nhiễu lớn, hệ số ghép tải nhỏ Cổng NAND loại Resistor – Transistor Logic (RTL) - Sơ đồ mạch: Hình D1- 2b: Cổng loogic NAND loại RTL - Bảng chân lý: Bảng D1- LS7 1 0 LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C 1 Khi công tắc mức “1” Công tắc mức “1” Công tắc mức “0” Công tắc mức “0” Công tắc mức “1” Khi công tắc mức “0” Nguyên tắc hoạt động cổng NAND loại RTL: - Trạng thái cạnh lên: Khi hai đầu vào trạng thái cao (tức có điện áp), điện trở đầu vào thứ bật, cho phép dòng điện chảy vào transistor kích hoạt nó, từ đưa đầu xuống trạng thái thấp - Trạng thái cạnh xuống: Khi hai đầu vào trạng thái thấp (khơng có điện áp), hai điện trở bị ngắt, transistor khơng kích hoạt, đầu trạng thái cao - Trạng thái bão hòa: Khi hai đầu vào trạng thái cao đầu vào trạng thái thấp, transistor không kích hoạt vì đầu vào thấp kéo điện trở đầu vào thứ hai xuống 0V, điều ngăn cản dịng điện chảy qua transistor Do đó, đầu trạng thái cao Phân tích ưu nhược điểm sơ đồ: - Ưu điểm: Cấu tạo đơn giản vì sử dụng điện trở transistor - Nhược điểm: + Công suất tiêu thụ lớn + Độ chống nhiễu Cổng NAND loại Diode – Transistor Logic (DTL) - Sơ đồ mạch: Hình D1- 2c: Cổng logic NAND loại DTL - Bảng chân lý: Bảng D1- 10 LS7 1 0 LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C 1 Khi công tắc mức “1” Công tắc mức “1” Công tắc mức “0” Công tắc mức “0” Khi công tắc mức “0” Công tắc mức “1” - Chức logic DTL thực điện trở, diode, transistor Họ có độ chống nhiễu khả tải cao họ RTL Nguyên tắc hoạt động cổng NAND loại DTL: - Nếu đầu vào A, B mức “0” (mức thấp), có dịng điện chạy qua diode D3, D4 Nên, transistor T2 không dẫn Từ đó, điện áp lối mức cao “1” - Nếu đầu vào A mức thấp “0”, đầu vào B mức cao “1”, khơng có dịng qua diode D4 có dịng qua diode D3 Vì vậy, transistor T2 không dẫn Nên điện áp lối mức cao “1” - Nếu đầu vào A mức cao “1”, đầu vào B mức thấp “0” Khi đó, khơng có dịng qua diode D3 có dịng qua diode D4 Vì vậy, transistor T2 không dẫn Nên điện áp lối mức cao “1” - Nếu đầu vào A, B mức cao “1” Khi đó, khơng có dịng chạy qua diode D3, D4 Vì vậy, T2 hoạt động Nên, điện áp lối mức thấp “0” - Phân tích ưu nhược điểm sơ đồ: - Ưu điểm: + Cấu tạo đơn giản, dễ chế tạo + Độ chống nhiễu cải thiện - Nhược điểm: Độ trễ truyền lan họ cổng lớn Cổng NAND loại Transistor – Transistor Logic (TTL) - Sơ đồ mạch: Hình D1- 2d: Cổng logic NAND loại TTL - Bảng chân lý: Bảng D1- 11 LS7 LS8 Lối vào A Lối vào B Lối C 1 0 - 1 1 0 1 0 1 Khi công tắc mức “1” Công tắc mức “1” Công tắc mức “0” Công tắc mức “0” Công tắc mức “1” Khi công tắc mức “0” TTL họ logic rộng lớn phổ biến ngày vì họ có tốc độ cao Họ thực chức logic VÀ (AND) transistor nhiều emitter Còn chức đảo thực khuếch đại đảo dùng transitor Nguyên tắc hoạt động cổng NAND loại TTL: - Trường hợp đầu vào A B mức cao “1” thì T3, T4 ngắt Do đó, T5, T6 dẫn T7 ngắt nên đầu mức thấp “0” nối với đất - Trường hợp đầu vào A mức thấp “0”, đầu vào B mức cao “1” thì T4 ngắt T3 lại dẫn Do đó, T5, T6 ngắt T7 dẫn nên đầu mức cao “1”