I. Các đặc trưng của cổng logic – TTL1. Cấp nguồn +5V cho mảng sơ đồ D212. Đo mức thế ngưỡng hoạt động lối vào của cổng logic TTL3. Đo dòng vào của cổng logic TTL4. Đo mức thế lối ra của cổng logic TTL5. Khả năng tải điện dung của cổng logic TTL6. Đặc trưng truyền của cổng logic TTLII. Các đặc trưng của cổng CMOS1. Cấp nguồn 0 +15V cho mang mạch D22. Đặt giá trị nguồn +VDD = +5V2. Đo mức thế ngưỡng hoạt động lối vào của cổng logic CMOS3. Đo mức thế lối ra của cổng logic CMOS4. Công suất tiêu tán của cổng logic CMOS5. Đặc trưng truyền của cổngIII. Đặc trưng trễ của cổng logic1. Đặc trưng trễ của cổng TTL2. Đặc trưng trễ của cổng logic CMOSIV. Vi mạch logic 3 trạng thái1. Cấp nguồn +5V cho các mảng sơ đồ D242. Cấu trúc cổng 3 trạng thái3. Vi mạch cổng 3 trạng thái4. Bộ chuyển số liệu hai chiều 3 trạng thái
ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KHOA ĐIỆN TỬ VIỄN THÔNG - - BÁO CÁO MÔN HỌC THỰC TẬP ĐIỆN TỬ SỐ BÀI 2: CỔNG LÔGIC (2) Họ tên sinh viên: Nguyễn Văn A Mã số sinh viên ***** Lớp: Khoa: ***** ***** Giảng viên hướng dẫn: ***** Hà nội, ngày * tháng * năm *** MỤC LỤC I Các đặc trưng cổng logic – TTL Cấp nguồn +5V cho mảng sơ đồ D2-1 2 Đo mức ngưỡng hoạt động lối vào cổng logic TTL Đo dòng vào cổng logic TTL Đo mức lối cổng logic TTL Khả tải điện dung cổng logic TTL Đặc trưng truyền cổng logic TTL II Các đặc trưng cổng CMOS Cấp nguồn +15V cho mang mạch D2-2 Đặt giá trị nguồn +VDD = +5V9 Đo mức ngưỡng hoạt động lối vào cổng logic CMOS Đo mức lối cổng logic CMOS .10 Công suất tiêu tán cổng logic CMOS 10 Đặc trưng truyền cổng 12 III Đặc trưng trễ cổng logic 13 Đặc trưng trễ cổng TTL 13 Đặc trưng trễ cổng logic CMOS 13 IV Vi mạch logic trạng thái .13 Cấp nguồn +5V cho mảng sơ đồ D2-4 13 Cấu trúc cổng trạng thái 13 Vi mạch cổng trạng thái 14 Bộ chuyển số liệu hai chiều trạng thái 14 LỜI MỞ ĐẦU Đầu tiên, em xin bày tỏ lòng biết ơn đến thầy với cán khoa trường cung cấp cho em định hướng, hướng dẫn hỗ trợ suốt trình nghiên cứu hồn thiện báo cáo Nhờ có hướng dẫn chun mơn thầy/cơ, em có hội tìm hiểu phân tích vấn đề cách xác đầy đủ hơn, đồng thời hiểu rõ phương pháp nghiên cứu quy trình làm việc lĩnh vực Dưới báo cáo em trình nghiên cứu học tập, mong thầy/cô xem xét đánh giá Em xin chân thành cảm ơn! I Các đặc trưng cổng logic – TTL Cấp nguồn +5V cho mảng sơ đồ D2-1 Đo mức ngưỡng hoạt động lối vào cổng logic TTL Sơ đồ mạch 2.1 Bảng số liệu IC1/a IC2/a IC3/a Vaul 1.115 V 1.1398 V 1.470 V Vall 1.078 V 1.122 V 0.778 V 2.2 Nhận xét: Khoảng vào cho mức logic cao “1” thấp “0” để đảm bảo làm việc ổn định cổng logic hai trạng thái : - Mức cao (1): 1.1398 V - Mức thấp (0): 1.078 V 2.3 Độ chống nhiễu trigger Schimitt tốt hơn, hoạt động tin cậy yếu tố lối vào ổn định hơn: Do ngưỡng IC3 mức logic cao lớn IC1 IC2 Thế ngưỡng IC3 mức logic thấp nhỏ IC1 IC2 Đo dòng vào cổng logic TTL Sơ đồ mạch Bảng số liệu IC1/a 0.21 mA 23.81 kΩΩ 2.38 kΩΩ Ii R1i = +5V/I1ul R10i = R1ul/10 IC2/a 0.35 mA 14.29 kΩΩ 1.43 kΩΩ IC3/a 0.25 mA 20 kΩΩ kΩΩ Đo mức lối cổng logic TTL 4.1 Sơ đồ mạch 4.2 Lối IC1/a LS7 LS8 A B VC(V) 0 1 1 0 1 1 3.336 3.336 3.336 0.17 LS8 1 A 0 1 B 1 VC(V) 4.3 Lối IC2/a LS7 0 1 3.304 0.143 0.143 3.304 Lối IC3/a LS7 A VC(V) 3.336 0.16 4.4 Sơ đồ mạch Bảng số liệu A B 0 1 R= 4.452 4.452 4.452 VC(V) R = R2 = 5K R = R3 = 1K 4.8 4.801 4.8 4.801 4.8 4.801 R = R4 = 500 4.802 4.802 4.802 1 0.162 0.204 0.292 0.383 Nhận xét ảnh hưởng trở tải R mức giới hạn tải để mức nằm vùng cho phép: + Mức logic cao điện trở R lớn, điện áp lối mức cao giảm kΩhông đáng kΩể + Mức logic thấp điện trở R nhỏ, điện áp lối mức thấp tăng 4.5 Bảng số liệu A B 0 1 1 R= 4.452 4.452 4.452 0.162 VC(V) R = R2 = 5K R = R3 = 1K 3.316 3.196 3.316 3.196 3.316 3.196 0.159 0.15 R = R4 = 500 3.069 3.069 3.069 0.136 Nhận xét khả tải cổng logic trở tải nối đất: + Khi điện trở nối đất kΩhả tải phụ thuộc nhiều vào giá trị điện trở Giá trị trở nhỏ lối giảm, kΩhi mắc lúc nhiều trở lối giảm dẫn đến nhiễu lối Khả tải điện dung cổng logic TTL 5.1 Sơ đồ mạch 5.4 Kết đo 5.5 Kết đo I K L M 5.6 Kết đo - Giá trị tần số tới hạn: 500 KHz 5.7 Kết đo - Giá trị tần số tới hạn: 500 KHz 5.8 Nhận xét khả tải điện dung cổng logic: Khi giá trị tụ điện lớn, kΩhoảng chuyển tiếp (mức cao - thấp) kΩênh B C rộng, độ rộng xung lẻ kΩênh C lớn Vì vậy, kΩhi tăng điện dung lối nhiễu lối kΩênh lớn Đặc trưng truyền cổng logic TTL Bảng số liệu Vi(D) (V) Vo(C ) (V) 0.8 0.9 0.92 0.94 1.04 1.1 2.5 3.75 3.3 3.287 3.176 2.7 2.5 1.5 0.97 0.14 0.1 0.05 II Các đặc trưng cổng CMOS Cấp nguồn +15V cho mang mạch D2-2 Đặt giá trị nguồn +VDD = +5V Đo mức ngưỡng hoạt động lối vào cổng logic CMOS Sơ đồ mạch 2.1 Bảng số liệu IC1/a Vaul Vall VDD = +5V 2.52V 2.33V VDD = +10V 7.02V 6.85V VDD = +12V 9.25V 8.89V 2.2 Hãy chọn khoảng cho mức logic cao (1) thấp (0) để đảm bảo làm việc ổn định cổng logic: - Chọn VDD = +5V theo bảng số liệu: + Khoảng mức logic cao: 2.85 V + Khoảng mức logic thấp: 0.9 V 2.3 So sánh khoảng làm việc lối vào sơ đồ CMOS với TTL: - Chọn VDD = +5V theo bảng số liệu: + Thế lối vào mức logic cao CMOS > TTL 1.405 V + Thế lối vào mức logic thấp CMOS > TTL 1.252 V Đo mức lối cổng logic CMOS 3.1 Sơ đồ mạch Bảng số liệu IC1/a Vc (1) Vc (0) VDD = +5V 4.12V 1.22V VDD = +10V 9.11V 3.48V VDD = +12V 11.96V 2.91V 3.2 So sánh khoảng làm việc lối sơ đồ CMOS với TTL + Lối mức cao CMOS > TTL 0.784V theo bảng số liệu + Lối mức thấp CMOS > TTL 1.05V theo bảng số liệu Công suất tiêu tán cổng logic CMOS 4.1 Sơ đồ mạch 4.3 - Nối lối vào IC1 xuống đất Đo dòng tiêu tán: 0.74 mA - Nối lối vào IC1 lên nguồn +VDD Đo dòng tiêu tán: 0.74mA 4.5 Kết đo 4.6 Kết đo: 10 Bảng số liệu +VDD +5V +12V Kiểu làm việc C3 = (kΩhơng nối C-L) C3 = 4.7 nF (có nối C-L C3 = (kΩhông nối C-L) C3 = 4.7 nF (có nối C-L 1KHz 0.74mA 0.74mA 3.62mA 3.4mA 5KHz 0.75mA 0.82mA 3.66mA 3.4mA 10KHz 0.80mA 0.83mA 3.66mA 3.4mA Đặc trưng truyền cổng 5.2 Bảng số liệu Vi(D) 4V 3.7V 2.8V 2V 1.88V +5V VDD = +5V VOut(C) 4.6V 0.5V 1V 2.5V 4V 4.5V 5.2mV VDD = +12V Vi(D) VOut(C) 10.2V 6.8V 1.0V 6.2V 2.0V 4.8V 5.0V 4.52 8.0V 4.48V 9.0V +12V 2.2mV 11 III IV Đặc trưng trễ cổng logic Đặc trưng trễ cổng TTL Đặc trưng trễ cổng logic CMOS Vi mạch logic trạng thái Cấp nguồn +5V cho mảng sơ đồ D2-4 Cấu trúc cổng trạng thái Sơ đồ mạch Bảng số liệu DS1 LS7 LS8 12 Lối C E 0 0 A 1 0 X B 1 X 1 2.2 Giải thích nguyên tắc hoạt động cổng NAND trạng thái: + Nếu tất ba đầu vào mức logic cao (1), đầu mức logic thấp (0) + Nếu đầu vào thứ ba mức logic thấp (0), đầu mức logic cao (1) + Trong trường hợp lại, đầu đảo ngược giá trị đầu cổng NAND thứ hai, tức đầu cổng NAND thứ hai mức logic cao (1), đầu cổng NAND trạng thái mức logic thấp (0), ngược lại Vi mạch cổng trạng thái Sơ đồ mạch Bảng số liệu LS8 E 0 4.1 LS9 A X Bộ chuyển số liệu hai chiều trạng thái 13 Lối C 1 Sơ đồ mạch Bảng số liệu ´ =1 E ´ =0 E A1=0 B1 = B1 = A2=0 B2 = B2 = A3=1 B3 = B3 = A4=0 B4 = B4 = A5=1 B5 = B5 = A6=0 B6 = B6 = A7=1 B7 = B7 = A8=0 B8 = B8 = B3=1 A3 = A3 = B4=0 A4 = A4 = B5=1 A5 = A5 = B6=0 A6 = A6 = B7=1 A7 = A7 = B8=0 A8 = A8 = 4.2 Bảng số liệu ´=1 E ´=0 E B1=0 A1 = A1 = B2=0 A2 = A2 = 14