Đang tải... (xem toàn văn)
LỜI MỞ ĐẦU I. Bộ so sánh 1. Cấp nguồn +5V cho mảng sơ đồ D81 2. Bộ so sánh 4 bit dùng cổng logic: hình D81a: 3. Bộ so sánh 4 bit loại vi mạch: Hình D8.1b II. Bộ đếm đặt trước với bộ so sánh 2 số hạng III. Bộ tương đồng 1. Cấp nguồn +5V cho mảng sơ đồ D8.3 2. Bộ tương đồng 8 bit dùng cổng logic: Hình D8.3a: 3. Vi mạch tương đồng chẵn lẻ 8 bit: Hình D8.3b TÀI LIỆU THAM KHẢO
ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KHOA ĐIỆN TỬ VIỄN THÔNG - - BÁO CÁO MÔN HỌC THỰC TẬP ĐIỆN TỬ SỐ BÀI 8: BỘ SO SÁNH VÀ BỘ TƯƠNG ĐỒNG Họ tên sinh viên: Nguyễn Văn A Mã số sinh viên **** Lớp: Khoa: **** **** Giảng viên hướng dẫn: **** Hà nội, ngày * tháng * năm *** MỤC LỤC LỜI MỞ ĐẦU I Bộ so sánh Cấp nguồn +5V cho mảng sơ đồ D8-1 2 Bộ so sánh bit dùng cổng logic: hình D8-1a: Bộ so sánh bit loại vi mạch: Hình D8.1b .3 II Bộ đếm đặt trước với so sánh số hạng III Bộ tương đồng Cấp nguồn +5V cho mảng sơ đồ D8.3 Bộ tương đồng bit dùng cổng logic: Hình D8.3a: Vi mạch tương đồng chẵn / lẻ bit: Hình D8.3b TÀI LIỆU THAM KHẢO 11 LỜI MỞ ĐẦU Đầu tiên, em xin bày tỏ lòng biết ơn đến thầy với cán khoa trường cung cấp cho em định hướng, hướng dẫn hỗ trợ suốt trình nghiên cứu hồn thiện báo cáo Nhờ có hướng dẫn chun mơn thầy/cơ, em có hội tìm hiểu phân tích vấn đề cách xác đầy đủ hơn, đồng thời hiểu rõ phương pháp nghiên cứu quy trình làm việc lĩnh vực Dưới báo cáo em trình nghiên cứu học tập, mong thầy/cô xem xét đánh giá Em xin chân thành cảm ơn! I Bộ so sánh Cấp nguồn +5V cho mảng sơ đồ D8-1 Bộ so sánh bit dùng cổng logic: hình D8-1a: Hình D8.1a: Bộ so sánh số Bảng D8 – 1: STT A3 0 0 0 0 0 0 0 A2 0 0 0 0 1 1 1 A1 0 0 1 1 0 0 1 A0 0 1 0 1 0 1 0 B3 0 0 0 0 0 0 B2 0 0 1 1 1 B1 0 1 1 1 1 B0 0 1 0 1 0 1 0 OUT 1 1 1 10 11 12 13 14 15 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 0 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 Nguyên tắc hoạt động so sánh bit dùng cổng logic: − Đầu vào: Bộ so sánh bit có hai đầu vào A (4 bit) B (4 bit), đại diện cho hai số nhị phân cần so sánh − So sánh bit: Bộ so sánh thực so sánh bit A B, bit cao đến bit thấp − Sử dụng cổng logic: Tại bit, so sánh sử dụng cổng logic (AND, OR, NOT) để so sánh giá trị bit tương ứng A B − Đưa kết quả: Kết phép so sánh đưa bit Nếu bit A lớn bit B, kết Nếu bit A nhỏ bit B, kết Nếu hai bit nhau, kết bit so sánh tiếp tục so sánh bit − Kết cuối cùng: Kết cuối phép so sánh số nhị phân bit, thể kết so sánh hai số A B Bộ so sánh bit loại vi mạch: Hình D8.1b Hình D8.1b: Bộ so sánh bit loại vi mạch Bảng D8 – STT A3 A2 A1 A0 B3 B2 B1 B0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 10 A< B 1 1 1 0 1 A= B 1 1 1 1 1 A> B 0 0 0 0 0 0 0 0 0 11 12 13 14 15 − − − − − − II 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 1 0 1 0 1 0 1 0 0 Nguyên lý hoạt động: Các cặp giống đèn A = B sáng Ai > Bi (tương ứng với việc A > B) LED A > B sáng Ai < Bi (tương ứng với việc A < B) LED A < B sáng So sánh mã lối vào trường hợp LED sáng tắt: A > B LED chân A > B sáng, LED lại tắt A < B LED chân A < B sáng, LED lại tắt A = B LED chân A = B sáng, LED lại tắt Bộ đếm đặt trước với so sánh số hạng 1 1 0 0 0 1 Hình D8.2: Bộ đếm với số đếm đặt trước Nguyên tắc hoạt động: − Bộ đếm đặt trước có hai đầu vào: tín hiệu clock (CLK) tín hiệu reset (RST) Khi tín hiệu reset kích hoạt, giá trị đếm đưa giá trị ban đầu − Bộ đếm đặt trước thiết kế để đếm số lượng xảy kiện Khi kiện xảy ra, tín hiệu vào (input signal) kích hoạt đưa vào đếm − Bộ đếm đặt trước sử dụng so sánh (comparator) để so sánh giá trị đếm với giá trị đặt trước (pre-set value) Giá trị pre-set thiết lập cách sử dụng nút tín hiệu đầu vào khác − Nếu giá trị đếm giá trị pre-set, đếm kích hoạt tín hiệu (output signal) để báo hiệu kiện đếm − Khi tín hiệu reset kích hoạt, đếm đặt trước đưa giá trị đếm giá trị ban đầu − Tín hiệu clock kích hoạt đếm đặt trước để tăng giá trị đếm lên đơn vị III Bộ tương đồng Cấp nguồn +5V cho mảng sơ đồ D8.3 Bộ tương đồng bit dùng cổng logic: Hình D8.3a: Hình D8.3a: Bộ tương đồng - lẻ với số vào Bảng D8 – LS1 IN1 1 LS2 IN2 1 LS3 IN3 1 LS4 IN4 0 0 LS5 IN5 1 LS6 IN6 1 LS7 IN7 0 0 LS8 IN8 1 LS IN9 1 Lẻ ODD 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 Nhận xét: Tổng số bit số chẵn đèn tắt, tổng số bit số lẻ đèn sáng Nguyên tắc hoạt động tương đồng lẻ: − Mạch so sánh bit với kết phép chẵn lẻ bit trước − Nếu số bit trước lẻ (đầu vào cổng XOR 1): + Nếu bit 1, đó, tổng số bit số chẵn (tương ứng XOR = ODD = nên số bit chẵn) + Nếu bit 0, đó, tổng số bit số lẻ (tương ứng XOR = ODD = nên số bit lẻ) − Nếu số bit trước chẵn (đầu vào cổng XOR 0): + Nếu bit 1, đó, tổng số bit số lẻ (tương ứng XOR = ODD = nên số bit lẻ) + Nếu bit 0, đó, tổng số bit số chẵn (tương ứng XOR = ODD = nên số bit chẵn) Vi mạch tương đồng chẵn / lẻ bit: Hình D8.3b Hình D8-3b Vi mạch tương đồng chẵn lẻ bít Bảng D8 – LS1 IN1 LS2 IN2 LS3 IN3 LS4 IN4 LS5 IN5 LS6 IN6 LS7 IN7 LS8 IN8 LS IN9 1 1 1 0 1 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 1 0 Chẵn EVE N 1 0 0 Lẻ ODD 1 1 1 Sự phụ thuộc trạng thái lối EVEN ODD theo số lượng chẵn/ lẻ lối vào có trạng thái 1: + Số lượng bit Chẵn EVEN Đèn sáng + Số lượng bit Lẻ EVEN Đèn tắt + Số lượng bit Chẵn ODD Đèn tắt + Số lượng bit Lẻ ODD Đèn sáng TÀI LIỆU THAM KHẢO (Tháng 12/2020) TÀI LIỆU HƯỚNG DẪN THỰC TẬP MÔN KỸ THUẬT ĐIỆN TỬ SỐ, Khoa Điện tử - Viễn thông, Trường Đại học Công nghệ