1. Trang chủ
  2. » Luận Văn - Báo Cáo

Báo cáo thực tập điện tử số tuần 3

13 41 1

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 13
Dung lượng 6,07 MB

Nội dung

LỜI MỞ ĐẦU I. Bộ giải mã – Decoder 1. Cấp nguồn +5V cho mảng sơ đồ D3 1 2. Bộ giải mã 2 bit thành 4 đường, dùng cổng logic: Hình D3.1a 3. Bộ giải mã 3 bit thành 8 đường điều khiển loại vi mạch: Hình D31b 4. Bộ giải mã 4 bit thành 7 đường điều khiển loại vi mạch: Hình D31c II. Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn III. Bộ mã hóa – Encoder 1. Bộ mã hóa 4 đường thành 2 bit, dùng cổng logic: Hình D33a 2. Bộ mã hóa 8 đường điều khiển thành 3 bit loại vi mạch (Bộ mã hóa ưu tiên): Hình D33b. TÀI LIỆU THAM KHẢO

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KHOA ĐIỆN TỬ VIỄN THÔNG - - BÁO CÁO MÔN HỌC THỰC TẬP ĐIỆN TỬ SỐ BÀI 3: CÁC SƠ ĐỒ LOGIC CƠ BẢN (1) CÁC BỘ GIẢI MÃ VÀ MÃ HÓA LOGIC Họ tên sinh viên: Nguyễn Văn A Mã số sinh viên **** Lớp: Khoa: **** **** Giảng viên hướng dẫn: **** Hà nội, ngày * tháng * năm *** MỤC LỤC LỜI MỞ ĐẦU I Bộ giải mã – Decoder Cấp nguồn +5V cho mảng sơ đồ D3 - 2 Bộ giải mã bit thành đường, dùng cổng logic: Hình D3.1a Bộ giải mã bit thành đường điều khiển loại vi mạch: Hình D3-1b .3 Bộ giải mã bit thành đường điều khiển loại vi mạch: Hình D3-1c .5 II Bộ đếm số hạng với thị LED đoạn III Bộ mã hóa – Encoder Bộ mã hóa đường thành bit, dùng cổng logic: Hình D3-3a Bộ mã hóa đường điều khiển thành bit loại vi mạch (Bộ mã hóa ưu tiên): Hình D3-3b TÀI LIỆU THAM KHẢO ……………………………………………… 11 LỜI MỞ ĐẦU Đầu tiên, em xin bày tỏ lòng biết ơn đến thầy với cán khoa trường cung cấp cho em định hướng, hướng dẫn hỗ trợ suốt q trình nghiên cứu hồn thiện báo cáo Nhờ có hướng dẫn chun mơn thầy/cơ, em có hội tìm hiểu phân tích vấn đề cách xác đầy đủ hơn, đồng thời hiểu rõ phương pháp nghiên cứu quy trình làm việc lĩnh vực Dưới báo cáo em trình nghiên cứu học tập, mong thầy/cô xem xét đánh giá Em xin chân thành cảm ơn! I Bộ giải mã – Decoder Cấp nguồn +5V cho mảng sơ đồ D3 - Bộ giải mã bit thành đường, dùng cổng logic: Hình D3.1a  Sơ đồ mạch Hình D3 - 1a: Bộ giải mã - Decoder dùng vi mạch cổng  Bảng chân lý: Bảng D3 – LỐI VÀO (INPUT) LS8 LS7 DS1 ´ B A E 0 0 1 0 1 x x LỐI RA (OUT) Y3 Y2 Y1 Y0 0 0 0 0 0 0 * x: giá trị  Kết luận - Bộ giải mã khảo sát giải mã biến đổi tín hiệu đầu vào bit Mạch sử dụng cổng đảo, cổng AND để dịch mã: + Đầu vào bit: A (bit thấp) nối công tắc LS7, B (bit cao) nối công tắc LS8 ´ (cho phép) nối chốt TTL/ công tắc DS1 E + Đầu Y0, Y1, Y2, Y3 (4 đầu ra) ´ ) mức “1” đầu mức “0” Khi đầu vào - Khi đầu vào (cổng E ´ ¿ mức “0”, hàm Boolean cho đầu biểu diễn sau: (cổng E + Y 3=E B A ´ + Y 2=E B A + Y 1=E B´ A ´ A ´ + Y 0=E B Bộ giải mã bit thành đường điều khiển loại vi mạch: Hình D31b  Sơ đồ mạch Hình D3 – 1b: Bộ giải mã – Decoder dùng vi mạch chuyên dụng  Bảng số liệu: Bảng D3 – ĐIỀU KHIỂN DỮ LIỆU LỐI RA DS3 DS1 DS2 LS8 LS7 LS6 LED 15 G1 G2A G2B C B A Y7 LE D 14 Y6 1 1 1 1 x x 0 0 0 0 x x 0 0 0 0 x x 0 0 1 1 x x x 0 1 0 1 x x x 1 1 x x x 1 1 1 1 1 1 1 1 1 1 LE D 13 Y5 LE D 12 Y4 LE D 11 Y3 LE D 10 Y2 LE D Y1 LE D Y0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 * x: giá trị  Kết luận - - Bộ giải mã bit thành đường điều khiển loại vi mạch: Mạch sử dụng IC2 74LS138, IC gồm chân đầu vào, chân điều khiển chân đầu Mỗi đầu có trạng thái đầu vào cố định Với tổ hợp trạng thái đầu vào cho tổ hợp đầu tương ứng không giống Để đầu có nghĩa cổng G1 phải tác động mức “1” G2A, G2B tác động mức “0” Công thức đại số cho lối ra: + Y0 = C+B+A+G2A+G2B+G´ ´ +G2A+G2B+G´ + Y1 = C+B+ A ´ +A+G2A+G2B+G´ + Y2 = C+ B ´ +G2A+G2B+G´ ´ +A + Y3 = C+ B + Y4 = C´ +B+A+G2A+G2B+G´ ´ +G2A+G2B+G´ + Y5 = C´ +B+ A ´ +A+G2A+G2B+G´ + Y6 = C´ + B ´ +G2A+G2B+G´ ´ +A + Y7 = C´ + B Bộ giải mã bit thành đường điều khiển loại vi mạch: Hình D31c  Sơ đồ mạch Hình D3 - 1c: Bộ giải mã BCD – đoạn  Bảng số liệu: Bảng D3 – Đ KHIỂN Control LỐI VÀO Input Ngắt lối LỐI RA Output DS1 DS2 LS4 LS3 LS2 LS1 LTEST RBI D C B A RBO g f e d c b a 1 0 0 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 x x x x 0 0 0 0 1 0 0 0 0 0 0 1 x x x x 0 0 0 0 x x x x 1 1 1 1 Số thập phâ n 9 x x x * x: giá trị  Kết luận - Mạch gồm lối vào A, B, C, D mã BCD RBI lối vào điều khiển ngắt, LTEST ngõ thứ thử đèn, RBO lối điều khiển ngắt Để LED thị từ – chân RBO phải bỏ trống lối lên mức cao “1”, chân RBI phải bỏ trống mức cao “1”, chân LTEST phải bỏ trống mức cao “1” - Chân RBO mức thấp tất đoạn LED khơng sáng bất chấp trạng thái đầu vào lại - Chân RBO phải bỏ trống mức “1” đồng thời LTEST mức thấp “0” tất đoạn LED sáng bất chấp giá trị đầu vào BCD II Bộ đếm số hạng với thị LED đoạn  Sơ đồ mạch Hình D3 - 2: Bộ đếm số hạng với thị LED đoạn  Bảng số liệu: Bảng D3 – LỐI VÀO LỐI RA – MÃ BCD DỊCH CHỈ SỐ MÃ 2→10 CLR 0 0 0 0 0 CLK x ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ D2 0 0 0 0 0 0 C2 0 0 0 0 0 0 B2 0 0 0 0 0 0 A2 0 0 0 0 0 1 D1 0 0 0 0 1 0 C1 0 0 1 1 0 0 B1 0 1 0 1 0 0 A1 1 1 1 16 17 LED ĐOẠN ×10 ×1 0 0 0 0 0 1  Kết luận: Mã BCD dịch số thị LED đoạn dạng nhị phân III Bộ mã hóa – Encoder Bộ mã hóa đường thành bit, dùng cổng logic: Hình D3-3a  Sơ đồ mạch Hình D3 - 3a: Bộ mã hóa (Encoder) dùng cổng logic  Bảng số liệu: Bảng D3 – LỐI VÀO - Input LS3 LS2 Y3 Y2 0 0 LỐI RA - Output LS1 Y1 A B 1 0 1 0 0  Kết luận - Trong trường hợp nào có đầu vào mức tích cực, tương ứng với tổ hợp mã số lối Tức lối vào cho mã số bit khác Nếu có nhiều đầu vào mức cao “1” lúc, mã đầu thực tế tương ứng với đầu vào có mức ưu tiên định cao Bộ mã hóa đường điều khiển thành bit loại vi mạch (Bộ mã hóa ưu tiên): Hình D3-3b  Sơ đồ mạch Hình D3 - 3b: Bộ mã hóa bit dùng vi mạch  Bảng số liệu: Bảng D3 – LỐI VÀO - Input LỐI RA - Output DS LS8 LS7 LS6 LS5 LS4 LS3 LS2 ´ EI I7 I6 I5 I4 I3 I2 I1 LS1 LE D LE D LE D I0 A2 A1 A0 LE D GS LE D EO 0 0 0 0 x 1 1 1 1 x 1 1 1 x x 1 1 1 x x x 1 1 x x x x 1 1 x x x x x 1 x x x x x x 1 x x x x x x x x x x x x x x 1 1 1 0 0 1 1 0 1 0 1 1 1 1 0 0 0 0 1 1 1 1 * x: giá trị  Kết luận - Bộ mã hóa bit lối vào thành bit lối ưu tiên xuất đầu vào có thứ tự cao trước - Mức độ ưu tiên giảm dần từ xuống Trong trường hợp có nhiều tín hiệu tác động mức tín hiệu có trọng số cao ưu tiên hiển thị hơn, tín hiệu sau dù hay không ảnh hưởng đến lối TÀI LIỆU THAM KHẢO (Tháng 12/2020) TÀI LIỆU HƯỚNG DẪN THỰC TẬP MÔN KỸ THUẬT ĐIỆN TỬ SỐ, Khoa Điện tử - Viễn thông, Trường Đại học Công nghệ 11

Ngày đăng: 23/06/2023, 13:04

TỪ KHÓA LIÊN QUAN

w