Đang tải... (xem toàn văn)
Thiết kế, lắp ráp, khảo sát mạch logic tuần tự 3.. Hồn thành cơng việc thiết kế, lắp ráp, khảo sát và ghi lại số liệu của các bàitập thực hành trong mục 2 theo đúng các buổi thực hành dư
lOMoARcPSD|39270902 BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI BÁO CÁO THỰC HÀNH MÔN: ĐIỆN TỬ SỐ Sinh viên thực hiện: MSV: 2020602402 1 Hoàng Tiến Đạt MSV: 2020601376 2 Nguyễn Đại Hồng MSV: 2020601453 3 Nguyễn Thị Hồng Nhóm: 1_Lớp: FE6002.1_Khoá: K15 Giáo viên hướng dẫn: Ths Đặng Cẩm Thạch Hà Nội, T5/2022 PHIẾU GIAO BÀI THỰC HÀNH SỐ 1 Downloaded by SAU DO (saudinh3@gmail.com) lOMoARcPSD|39270902 Mục lục Phầần A Khảo sát mạch logic tổ hợp 6 1.1.Khảo sát IC cổng logic cơ bản 6 1.2.Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit 9 1.2.1 Bộ cộng nhị phân 9 1.2.2 Bộ trừ nhị phân 13 1.4 Thiết kế, lắp ráp, khảo sát mạch phân kênh ( Demux 1-4); Mạch hợp kênh (Mux 4-1) sử dụng IC cổng logic cơ bản 14 1.4.1Mạch hợp kênh (Mux 4-1) 14 1.4.2Mạch phân kênh Demux 1-4 .15 1.5 Mã hóa Encoder 4-2 .18 1.6 Khảo sát IC giải mã 7 đoạn 18 Phầần B Khảo sát mạch logic tuầần tự 19 2.2 Thiết kế lắp ráp và khảo sát bộ đếm thuận nhị phân đồng bộ với Kđ=4 sdụng D-FF .19 2.3 Thiết kế lắp ráp, khảo sát bộ đếm ngược nhị phân đồng bộ với Kđ=4 sử dụng FF-D .21 23 2.4.Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với Kđ = 8 sử dụng FF-JK 23 2.5.Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 8 sử dụng FF-JK 25 2.6.Thiết kế, lắp ráp và khảo sát bộ đếm thuận/nghịch, nhị phân, đồng bộ với Kđ = 4 sử dụng FF-JK 26 2.7.Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, không đồng bộ với Kđ=8 sử dụng FF-JK 28 2.8.Thiết kế, lắp ráp và khảo sát bộ ghi dịch 8 bit sử dụng FF-JK và IC cổng logic cơ bản 30 BIÊN BẢN THÀNH LẬP NHÓM 32 2|Page Downloaded by SAU DO (saudinh3@gmail.com) lOMoARcPSD|39270902 I Thông tin chung HỌC PHẦN ĐIỆN TỬ SỐ - FE6002 Họ và tên sinh viên : 1 Hoàng Tiến Đạt MSV 2020602402 2 Nguyễn Đại Hồng MSV 2020601376 3 Nguyễn Thị Hồng MSV 2020601453 Nhóm: 1_Lớp:FE6002.1_Khoá: K15 II Nội dung thực hiện: 1 Tên chủ đề: Thiết kế, lắp ráp, khảo sát mạch điện tử số cơ bản (L3) 2 Hoạt động của sinh viên: 2.1 Thiết kế, lắp ráp, khảo sát mạch logic tổ hợp 2.2 Thiết kế, lắp ráp, khảo sát mạch logic tuần tự 3 Sản phẩm: 3.1 Hoàn thành công việc thiết kế, lắp ráp, khảo sát và ghi lại số liệu của các bài tập thực hành trong mục 2 theo đúng các buổi thực hành dưới sự hướng dẫn của g.viên 3.2 Báo cáo thực hành thông qua báo cáo kỹ thuật III Yêu cầu bản báo cáo thực hành: Trình bày đầy đủ các nội dung, bao gồm: Phần A Khảo sát mạch logic tổ hợp 1.1 Khảo sát IC cổng logic cơ bản 1.1.1 Sơ đồ chân 1.1.2 Sơ đồ lắp ráp 1.1.3 Phân tích kết quả thực hành 1.2 Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit 1.2.1 Sơ đồ thiết kế 1.2.2 Sơ đồ lắp ráp 1.2.3 Phân tích kết quả thực hành 1.3 Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân 4 bit sử dụng IC 7483 1.3.1 Sơ đồ thiết kế 1.3.2 Sơ đồ lắp ráp 1.3.3 Phân tích kết quả thực hành 1.4 Thiết kế, lắp ráp, khảo sát mạch phân kênh (DEMUX 1-4), mạch hợp kênh 3|Page Downloaded by SAU DO (saudinh3@gmail.com) lOMoARcPSD|39270902 (MUX 4-1) sử dụng IC cổng logic cơ bản 1.4.1 Sơ đồ thiết kế 1.4.2 Sơ đồ lắp ráp 1.4.3 Phân tích kết quả thực hành 1.5 Thiết kế, lắp ráp, khảo sát mạch giải mã (DECODER 2-4), mã hóa (ENCODER 4-2) sử dụng IC cổng logic cơ bản 1.5.1 Sơ đồ thiết kế 1.5.2 Sơ đồ lắp ráp 1.5.3 Phân tích kết quả thực hành 1.6 Khảo sát IC giải mã 7 đoạn 1.6.1 Sơ đồ thiết kế 1.6.2 Sơ đồ lắp ráp 1.6.3 Phân tích kết quả thực hành Phần B Khảo sát mạch logic tuần tự 2.1 Khảo sát các IC phần tử nhớ cơ bản 2.1.1 Sơ đồ chân 2.1.2 Sơ đồ lắp ráp 2.1.3 Phân tích kết quả thực hành 2.2 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với Kđ = 4, FF- D 2.2.1 Sơ đồ thiết kế 2.2.2 Sơ đồ lắp ráp 2.2.3 Phân tích kết quả thực hành 2.3 Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 4 sử dụng FF-D 2.3.1 Sơ đồ thiết kế 2.3.2 Sơ đồ lắp ráp 2.3.3 Phân tích kết quả thực hành 2.4 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với Kđ = 8 sử dụng FF-JK 2.4.1 Sơ đồ thiết kế 2.4.2 Sơ đồ lắp ráp 2.4.3 Phân tích kết quả thực hành 2.5 Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 8 sử dụng FF-JK 2.5.1 Sơ đồ thiết kế 2.5.2 Sơ đồ lắp ráp 2.5.3 Phân tích kết quả thực hành 2.6 Thiết kế, lắp ráp và khảo sát bộ đếm thuận/nghịch, nhị phân, đồng bộ với Kđ = 4 sử dụng FF-JK 2.6.1 Sơ đồ thiết kế 2.6.2 Sơ đồ lắp ráp 2.6.3 Phân tích kết quả thực hành 2.7 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, không đồng bộ với Kđ 4|Page Downloaded by SAU DO (saudinh3@gmail.com) lOMoARcPSD|39270902 = 8 sử dụng FF-JK 2.7.1 Sơ đồ thiết kế 2.7.2 Sơ đồ lắp ráp 2.7.3 Phân tích kết quả thực hành 2.8 Thiết kế, lắp ráp và khảo sát bộ ghi dịch 8 bit sử dụng FF-JK và IC cổng logic cơ bản 2.8.1 Sơ đồ thiết kế 2.8.2 Sơ đồ lắp ráp 2.8.3 Phân tích kết quả thực hành 5|Page Downloaded by SAU DO (saudinh3@gmail.com) lOMoARcPSD|39270902 Phần A Khảo sát mạch logic tổ hợp 1.1.Khảo sát IC cổng logic cơ bản 1.1.1Sơ đồ chân IC7400 (IC4011) – NAND Ký hiệu Bảng chân lý Sơ đồ chân IC7402 ( IC4001) – Cổng NOR Ký hiệu Bảng chân lý Sơ đồ chân 6|Page Downloaded by SAU DO (saudinh3@gmail.com) lOMoARcPSD|39270902 (IC 4081) - Cổng AND Ký hiệu Bảng chân lý Sơ đồ chân IC 7432 (IC 4071) – Cổng OR Bảng chân lý Sơ đồ chân 7|Page Downloaded by SAU DO (saudinh3@gmail.com) lOMoARcPSD|39270902 IC 7486 (IC 4070)-Cổng XOR Ký hiệu Bảng chân lý Sơ đồ chân IC 7404 (IC 4049) -Cổng NOT Ký hiệu Sơ đồ chân 8|Page Downloaded by SAU DO (saudinh3@gmail.com) lOMoARcPSD|39270902 Bảng chân lý 1.1.2Phân tích kết quả thực hành - Cổng AND (7408) : + Hai đầu vào ở mức thấp hoặc một trong hai đầu vào ở mức thấp 0 thì đầu ra là 0 (đèn Led không sáng) + Cả hai đầu vào ở mức cao dương thì đầu ra là mức 1 ( Led sáng) - Cổng OR (7432) : + Cả hai đầu vào ở mức cao hoặc một trong hai ở mức cao 1 thì đầu ra là 1 (Led sáng) + Cả hai đầu vào ở mức thấp 0 thì đầu ra là 0 (Led không sáng ) - Cổng XOR (7486) : + Cả hai đầu vào ở mức thấp 0 và ở mức cao 1 thì đầu ra là 0 (Led không sáng) + Một trong hai đầu vào là mức ở mức thấp 0 thì đầu ra là 1 (Led sáng) - Cổng NAND (7400): + Cả hai đầu vào ở mức cao 1 thì đầu ra là 0 (Led không sáng) + Cả hai đầu vào ở mức thấp hoặc một trong hai ở mức thấp thì đầu ra là 1 (Led sáng) - Cổng NOT (7404): + Đầu vào ở mức thấp 0 thì đầu ra là 1 (Led sáng) + Đầu vào ở mức cao 1 thì đầu ra là 0 (Led không sáng) - Cổng NOR (7402): +Cả hai đầu vào ở mức thấp 0 thì đầu ra là 1 (Led sáng) +Cả hai đầu vào ở mức cao 1 hoặc 1 trong hai đầu vào ở mức cao thì đâu ra là 0 (Led không sáng) 1.2.Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit 1.2.1 Bộ cộng nhị phân 1.2.1.1 Bộ bán cộng (Half Adder) Ai Bi Si Ci 0 0 0 0 0 1 1 0 1 1 1 0 1 0 0 1 Kí hiệu bộ bán cộng tổng Bảng trạng thái 9|Page Downloaded by SAU DO (saudinh3@gmail.com) Ta có: lOMoARcPSD|39270902 Si= + = = Sơ đồ logic bộ bán tổng Sơ đồ lắp ráp : Sơ đồ lắp ráp bộ bán cộng (HA) Phân tích kết quả thực hành : - Dựa vào bảng trạng thái ta có thể dùng hai con Led đc hai đầu ra Si và Ci + Khi các đầu vào Ai, Bi là 0 thì đầu ra của Ci và Si là 0 (2 Led không sáng) + Khi các đầu vào Ai, Bi là 1 thì đầu ra của Ci là 0 (Led không sáng) và Si là 1 (Led sáng ) + Khi đầu vào Ai là 0 và đầu vào của Bi là 1 thì đầu ra Ci là 0 (Led không sáng) và Si là 1 (Led sáng ) 10 | P a g e Downloaded by SAU DO (saudinh3@gmail.com)