Thiết kế, lắp ráp, khảo sát mạch logic tuần tự 3.. Hồn thành cơng việc thiết kế, lắp ráp, khảo sát và ghi lại số liệu của các bàitập thực hành trong mục 2 theo đúng các buổi thực hành dư
Khảo sát IC cổng logic cơ bản
1.1.3 Phân tích kết quả thực hành
Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit
Bộ cộng nhị phân
1.2.1.1 Bộ bán cộng (Half Adder)
Kí hiệu bộ bán cộng tổng
Sơ đồ lắp ráp bộ bán cộng (HA)
Phân tích kết quả thực hành :
- Dựa vào bảng trạng thái ta có thể dùng hai con Led đc hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi là 0 thì đầu ra của Ci và Si là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi là 1 thì đầu ra của Ci là 0 (Led không sáng) và Si là 1 (Led sáng )
+ Khi đầu vào Ai là 0 và đầu vào của Bi là 1 thì đầu ra Ci là 0 (Led không sáng) và Si là
Sơ đồ logic bộ bán tổng
+ Khi đầu vào Ai là 1 và đầu vào của Bi là 0 thì đầu ra Ci là 1 (Led sáng) và Si là 0 (Led không sáng)
1.2.1.2 Bộ tổng đầy đủ (Full Adder-bộ cộng nhị phân một cột số)
Ký hiệu bộ tổng đầy đủ Bảng trạng thái
- Từ bảng trạng thái ta có :
(tối thiểu theo AND -OR)
(thực hiện qua bộ HA)
- Sơ đồ logic thực hiện qua bộ HA:
Sơ đồ logic bộ tổng đầy đủ
Phân tích kết quả thực hành :
- Dựa vào bảng trạng thái ta có thể dùng hai con Led được hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi, là 0 thì đầu ra của Ci và Si là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi, là 1 thì đầu ra của Ci và Si là 1 ( Led sáng )
+ Khi các đầu vào Ai, Bi là 0 và là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Ai, là 0 và Bi là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Bi, là 1 và Ai là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 0 (Led không sáng)
+ Khi các đầu vào Bi, là 0 và Ai là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Ai, là 1 và Bi là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 1 (Led không sáng)
Sơ đồ lắp ráp bộ cộng đầy đủ (FA)
+ Khi các đầu vào Ai, Bi là 1 và là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 0 (Led không sáng)
Bộ trừ nhị phân
1.2.1.3Bộ trừ nhị phân đầy đủ (Full
Từ bảng trạng thái ta có
Sơ đồ lắp ráp bộ trừ đầy đủ (FS) Phân tích kết quả thực hành :
Kí hiệu bộ trừ đầy đủ
- Dựa vào bảng trạng thái ta có thể dùng hai con Led được hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi, là 0 thì đầu ra của Ci và Hi là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi, là 1 thì đầu ra của Ci và Hi là 1 ( Led sáng )
+ Khi các đầu vào Ai, Bi là 0 và là 1 thì đầu ra của Ci và Hi là 1 (Led sáng)
+ Khi các đầu vào Ai, là 0 và Bi là 1 thì đầu ra của Ci và Hi là 1 (Led sáng)
+ Khi các đầu vào Bi, là 1 và Ai là 0 thì đầu ra của Ci là 1 (Led sáng ) và Hi là 0 (Led không sáng)
+ Khi các đầu vào Bi, là 0 và Ai là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Hi là 1 (Led sáng)
+ Khi các đầu vào Ai, là 1 và Bi là 0 thì đầu ra của Ci và Hi là 0 (Led không sáng)+ Khi các đầu vào Ai, Bi là 1 và là 0 thì đầu ra của Ci và Hi là 0 (Led không sáng)
Thiết kế, lắp ráp, khảo sát mạch phân kênh ( Demux 1-4); Mạch hợp kênh (Mux 4-1) sử dụng IC cổng logic cơ bản
Mạch hợp kênh (Mux 4-1)
Mạch có 4 đầu vào biến X4;X3;X2;X1 , hai đầu vào điều khiển A1; A0 một đầu ra Y
Từ bảng chân lý ta có:
1.4.3 Phân tích kết quả thực hành
+Ta dùng một đèn ở đầu Y để nhận biết
+A1 và A0 dựa vào bảng trạng thái chúng ta sẽ biết A1; A0 sẽ là Vcc hay GND
Mạch phân kênh Demux 1-4
Hệ phương trình đầu ra:
Khảo sát IC giải mã 7 đoạn
1.6.3 Phân tích kết quả thực hành
Phần B Khảo sát mạch logic tuần tự
2.1 Khảo sát các IC phần tử nhớ cơ bản
2.1.3 Phân tích kết quả thực hành
Thiết kế lắp ráp và khảo sát bộ đếm thuận nhị phân đồng bộ với K đ =4 sdụng D-FF
2.2.3 Phân tích kết quả thực hành
2.3 Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 4 sử dụng FF-D 2.3.1 Sơ đồ thiết kế
2.3.3 Phân tích kết quả thực hành
2.4 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với Kđ = 8 sử dụng FF-JK
2.4.3 Phân tích kết quả thực hành
2.5 Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 8 sử dụng FF-JK
2.5.3 Phân tích kết quả thực hành
2.6 Thiết kế, lắp ráp và khảo sát bộ đếm thuận/nghịch, nhị phân, đồng bộ với Kđ 4 sử dụng FF-JK
2.6.3 Phân tích kết quả thực hành
2.7 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, không đồng bộ với Kđ
2.7.3 Phân tích kết quả thực hành
2.8 Thiết kế, lắp ráp và khảo sát bộ ghi dịch 8 bit sử dụng FF-JK và IC cổng logic cơ bản.
2.8.3 Phân tích kết quả thực hành
Phần A Khảo sát mạch logic tổ hợp
1.1.Khảo sát IC cổng logic cơ bản
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý 1.1.2Phân tích kết quả thực hành
+ Hai đầu vào ở mức thấp hoặc một trong hai đầu vào ở mức thấp 0 thì đầu ra là 0 (đèn Led không sáng)
+ Cả hai đầu vào ở mức cao dương thì đầu ra là mức 1 ( Led sáng)
+ Cả hai đầu vào ở mức cao hoặc một trong hai ở mức cao 1 thì đầu ra là 1 (Led sáng)
+ Cả hai đầu vào ở mức thấp 0 thì đầu ra là 0 (Led không sáng )
+ Cả hai đầu vào ở mức thấp 0 và ở mức cao 1 thì đầu ra là 0 (Led không sáng) + Một trong hai đầu vào là mức ở mức thấp 0 thì đầu ra là 1 (Led sáng)
+ Cả hai đầu vào ở mức cao 1 thì đầu ra là 0 (Led không sáng)
+ Cả hai đầu vào ở mức thấp hoặc một trong hai ở mức thấp thì đầu ra là 1 (Led sáng)
+ Đầu vào ở mức thấp 0 thì đầu ra là 1 (Led sáng)
+ Đầu vào ở mức cao 1 thì đầu ra là 0 (Led không sáng)
+Cả hai đầu vào ở mức thấp 0 thì đầu ra là 1 (Led sáng)
+Cả hai đầu vào ở mức cao 1 hoặc 1 trong hai đầu vào ở mức cao thì đâu ra là 0 (Led không sáng)
1.2.Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit
1.2.1.1 Bộ bán cộng (Half Adder)
Kí hiệu bộ bán cộng tổng
Sơ đồ lắp ráp bộ bán cộng (HA)
Phân tích kết quả thực hành :
- Dựa vào bảng trạng thái ta có thể dùng hai con Led đc hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi là 0 thì đầu ra của Ci và Si là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi là 1 thì đầu ra của Ci là 0 (Led không sáng) và Si là 1 (Led sáng )
+ Khi đầu vào Ai là 0 và đầu vào của Bi là 1 thì đầu ra Ci là 0 (Led không sáng) và Si là
Sơ đồ logic bộ bán tổng
+ Khi đầu vào Ai là 1 và đầu vào của Bi là 0 thì đầu ra Ci là 1 (Led sáng) và Si là 0 (Led không sáng)
1.2.1.2 Bộ tổng đầy đủ (Full Adder-bộ cộng nhị phân một cột số)
Ký hiệu bộ tổng đầy đủ Bảng trạng thái
- Từ bảng trạng thái ta có :
(tối thiểu theo AND -OR)
(thực hiện qua bộ HA)
- Sơ đồ logic thực hiện qua bộ HA:
Sơ đồ logic bộ tổng đầy đủ
Phân tích kết quả thực hành :
- Dựa vào bảng trạng thái ta có thể dùng hai con Led được hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi, là 0 thì đầu ra của Ci và Si là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi, là 1 thì đầu ra của Ci và Si là 1 ( Led sáng )
+ Khi các đầu vào Ai, Bi là 0 và là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Ai, là 0 và Bi là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Bi, là 1 và Ai là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 0 (Led không sáng)
+ Khi các đầu vào Bi, là 0 và Ai là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Ai, là 1 và Bi là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 1 (Led không sáng)
Sơ đồ lắp ráp bộ cộng đầy đủ (FA)
+ Khi các đầu vào Ai, Bi là 1 và là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 0 (Led không sáng)
1.2.1.3Bộ trừ nhị phân đầy đủ (Full
Từ bảng trạng thái ta có
Sơ đồ lắp ráp bộ trừ đầy đủ (FS) Phân tích kết quả thực hành :
Kí hiệu bộ trừ đầy đủ
- Dựa vào bảng trạng thái ta có thể dùng hai con Led được hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi, là 0 thì đầu ra của Ci và Hi là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi, là 1 thì đầu ra của Ci và Hi là 1 ( Led sáng )
+ Khi các đầu vào Ai, Bi là 0 và là 1 thì đầu ra của Ci và Hi là 1 (Led sáng)
+ Khi các đầu vào Ai, là 0 và Bi là 1 thì đầu ra của Ci và Hi là 1 (Led sáng)
+ Khi các đầu vào Bi, là 1 và Ai là 0 thì đầu ra của Ci là 1 (Led sáng ) và Hi là 0 (Led không sáng)
+ Khi các đầu vào Bi, là 0 và Ai là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Hi là 1 (Led sáng)
+ Khi các đầu vào Ai, là 1 và Bi là 0 thì đầu ra của Ci và Hi là 0 (Led không sáng) + Khi các đầu vào Ai, Bi là 1 và là 0 thì đầu ra của Ci và Hi là 0 (Led không sáng)
1.4 Thiết kế, lắp ráp, khảo sát mạch phân kênh ( Demux 1-4); Mạch hợp kênh (Mux 4-1) sử dụng IC cổng logic cơ bản
Mạch có 4 đầu vào biến X4;X3;X2;X1 , hai đầu vào điều khiển A1; A0 một đầu ra Y
Từ bảng chân lý ta có:
1.4.3 Phân tích kết quả thực hành
+Ta dùng một đèn ở đầu Y để nhận biết
+A1 và A0 dựa vào bảng trạng thái chúng ta sẽ biết A1; A0 sẽ là Vcc hay GND
Hệ phương trình đầu ra:
- Chỉ hoạt động khi chỉ có duy nhất 1 tín hiệu vào lật tại mỗi thời điểm Các trường hợp còn lại 0 xác định được tín hiệu ra
- Khi tín hiệu vào ở mức cao thì Y1 và Y0 tín hiệu ra ở mức thấp tương tự cho
1.6 Khảo sát IC giải mã 7 đoạn
LED 7 đoạn Anode chung Led 7 đoạn Kathode chung Phân tích kết quả thực hành
- Một mạch dạng giải mã rất hay sử dụng trang hiện thị của Led 7 đoạn đó là mạch giải mã BCD sang Led 7 đoạn mạch này phức tạp hơn nhiều so với mạch giải mã BCD
1 0 0 0 1 1 sang thập phân đã nói bởi vì mạch này phải cho ta tổ hợp có nhiều đường ra lên cao xuống thấp hơn (tùy loại đèn Led Anode chung hay Kathode chung để làm các đoạn Led cần thiết sáng tạo nên các số hay kí tự Led 7 đoạn của một số đèn được cấu trúc 7 đoạn led có chung Anode (AC) hay Kathode (KC) được sắp xếp thành hình số 8 ô vuông ngoài ra còn có 1 Led con dùng làm dấu thông qua mạch giải mã các chân ra của Led được sắp xếp thành hai hàng riêng biệt
- Để đèn Led hiển thị một số nào đó thì các thanh Led tương ứng phải sáng lên do đó các thanh led phải đc phân cực
Phần B Khảo sát mạch logic tuần tự
2.2 Thiết kế lắp ráp và khảo sát bộ đếm thuận nhị phân đồng bộ với K đ =4 sdụng D-FF
=> vì Kđ=4 nên ta có 2 D-FF
Phân tích kết quả thực hành :
-Sau khi lắp ráp và khảo sát mạch thành công , mạch chạy ổn định cho ra kết quả hiển thị trên led 7 thanh Mạch bắt đầu đếm thuận theo chu trình 0123 và lặp lại tuần hoàn cho đến khi ta không còn cấp nguồn cho mạch
Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với Kđ = 8 sử dụng FF-JK
2.4.3 Phân tích kết quả thực hành
Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 8 sử dụng FF-JK
2.4.3 Phân tích kết quả thực hành
2.5 Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 8 sử dụng FF-JK
2.5.3 Phân tích kết quả thực hành
Thiết kế, lắp ráp và khảo sát bộ đếm thuận/nghịch, nhị phân, đồng bộ với Kđ = 4 sử dụng FF-JK
2.6.3 Phân tích kết quả thực hành
2.7 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, không đồng bộ với Kđ
2.7.3 Phân tích kết quả thực hành
2.8 Thiết kế, lắp ráp và khảo sát bộ ghi dịch 8 bit sử dụng FF-JK và IC cổng logic cơ bản.
2.8.3 Phân tích kết quả thực hành
Phần A Khảo sát mạch logic tổ hợp
1.1.Khảo sát IC cổng logic cơ bản
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý 1.1.2Phân tích kết quả thực hành
+ Hai đầu vào ở mức thấp hoặc một trong hai đầu vào ở mức thấp 0 thì đầu ra là 0 (đèn Led không sáng)
+ Cả hai đầu vào ở mức cao dương thì đầu ra là mức 1 ( Led sáng)
+ Cả hai đầu vào ở mức cao hoặc một trong hai ở mức cao 1 thì đầu ra là 1 (Led sáng)
+ Cả hai đầu vào ở mức thấp 0 thì đầu ra là 0 (Led không sáng )
+ Cả hai đầu vào ở mức thấp 0 và ở mức cao 1 thì đầu ra là 0 (Led không sáng) + Một trong hai đầu vào là mức ở mức thấp 0 thì đầu ra là 1 (Led sáng)
+ Cả hai đầu vào ở mức cao 1 thì đầu ra là 0 (Led không sáng)
+ Cả hai đầu vào ở mức thấp hoặc một trong hai ở mức thấp thì đầu ra là 1 (Led sáng)
+ Đầu vào ở mức thấp 0 thì đầu ra là 1 (Led sáng)
+ Đầu vào ở mức cao 1 thì đầu ra là 0 (Led không sáng)
+Cả hai đầu vào ở mức thấp 0 thì đầu ra là 1 (Led sáng)
+Cả hai đầu vào ở mức cao 1 hoặc 1 trong hai đầu vào ở mức cao thì đâu ra là 0 (Led không sáng)
1.2.Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit
1.2.1.1 Bộ bán cộng (Half Adder)
Kí hiệu bộ bán cộng tổng
Sơ đồ lắp ráp bộ bán cộng (HA)
Phân tích kết quả thực hành :
- Dựa vào bảng trạng thái ta có thể dùng hai con Led đc hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi là 0 thì đầu ra của Ci và Si là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi là 1 thì đầu ra của Ci là 0 (Led không sáng) và Si là 1 (Led sáng )
+ Khi đầu vào Ai là 0 và đầu vào của Bi là 1 thì đầu ra Ci là 0 (Led không sáng) và Si là
Sơ đồ logic bộ bán tổng
+ Khi đầu vào Ai là 1 và đầu vào của Bi là 0 thì đầu ra Ci là 1 (Led sáng) và Si là 0 (Led không sáng)
1.2.1.2 Bộ tổng đầy đủ (Full Adder-bộ cộng nhị phân một cột số)
Ký hiệu bộ tổng đầy đủ Bảng trạng thái
- Từ bảng trạng thái ta có :
(tối thiểu theo AND -OR)
(thực hiện qua bộ HA)
- Sơ đồ logic thực hiện qua bộ HA:
Sơ đồ logic bộ tổng đầy đủ
Phân tích kết quả thực hành :
- Dựa vào bảng trạng thái ta có thể dùng hai con Led được hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi, là 0 thì đầu ra của Ci và Si là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi, là 1 thì đầu ra của Ci và Si là 1 ( Led sáng )
+ Khi các đầu vào Ai, Bi là 0 và là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Ai, là 0 và Bi là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Bi, là 1 và Ai là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 0 (Led không sáng)
+ Khi các đầu vào Bi, là 0 và Ai là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Ai, là 1 và Bi là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 1 (Led không sáng)
Sơ đồ lắp ráp bộ cộng đầy đủ (FA)
+ Khi các đầu vào Ai, Bi là 1 và là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 0 (Led không sáng)
1.2.1.3Bộ trừ nhị phân đầy đủ (Full
Từ bảng trạng thái ta có
Sơ đồ lắp ráp bộ trừ đầy đủ (FS) Phân tích kết quả thực hành :
Kí hiệu bộ trừ đầy đủ
- Dựa vào bảng trạng thái ta có thể dùng hai con Led được hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi, là 0 thì đầu ra của Ci và Hi là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi, là 1 thì đầu ra của Ci và Hi là 1 ( Led sáng )
+ Khi các đầu vào Ai, Bi là 0 và là 1 thì đầu ra của Ci và Hi là 1 (Led sáng)
+ Khi các đầu vào Ai, là 0 và Bi là 1 thì đầu ra của Ci và Hi là 1 (Led sáng)
+ Khi các đầu vào Bi, là 1 và Ai là 0 thì đầu ra của Ci là 1 (Led sáng ) và Hi là 0 (Led không sáng)
+ Khi các đầu vào Bi, là 0 và Ai là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Hi là 1 (Led sáng)
+ Khi các đầu vào Ai, là 1 và Bi là 0 thì đầu ra của Ci và Hi là 0 (Led không sáng) + Khi các đầu vào Ai, Bi là 1 và là 0 thì đầu ra của Ci và Hi là 0 (Led không sáng)
1.4 Thiết kế, lắp ráp, khảo sát mạch phân kênh ( Demux 1-4); Mạch hợp kênh (Mux 4-1) sử dụng IC cổng logic cơ bản
Mạch có 4 đầu vào biến X4;X3;X2;X1 , hai đầu vào điều khiển A1; A0 một đầu ra Y
Từ bảng chân lý ta có:
1.4.3 Phân tích kết quả thực hành
+Ta dùng một đèn ở đầu Y để nhận biết
+A1 và A0 dựa vào bảng trạng thái chúng ta sẽ biết A1; A0 sẽ là Vcc hay GND
Hệ phương trình đầu ra:
- Chỉ hoạt động khi chỉ có duy nhất 1 tín hiệu vào lật tại mỗi thời điểm Các trường hợp còn lại 0 xác định được tín hiệu ra
- Khi tín hiệu vào ở mức cao thì Y1 và Y0 tín hiệu ra ở mức thấp tương tự cho
1.6 Khảo sát IC giải mã 7 đoạn
LED 7 đoạn Anode chung Led 7 đoạn Kathode chung Phân tích kết quả thực hành
- Một mạch dạng giải mã rất hay sử dụng trang hiện thị của Led 7 đoạn đó là mạch giải mã BCD sang Led 7 đoạn mạch này phức tạp hơn nhiều so với mạch giải mã BCD
1 0 0 0 1 1 sang thập phân đã nói bởi vì mạch này phải cho ta tổ hợp có nhiều đường ra lên cao xuống thấp hơn (tùy loại đèn Led Anode chung hay Kathode chung để làm các đoạn Led cần thiết sáng tạo nên các số hay kí tự Led 7 đoạn của một số đèn được cấu trúc 7 đoạn led có chung Anode (AC) hay Kathode (KC) được sắp xếp thành hình số 8 ô vuông ngoài ra còn có 1 Led con dùng làm dấu thông qua mạch giải mã các chân ra của Led được sắp xếp thành hai hàng riêng biệt
- Để đèn Led hiển thị một số nào đó thì các thanh Led tương ứng phải sáng lên do đó các thanh led phải đc phân cực
Phần B Khảo sát mạch logic tuần tự
2.2 Thiết kế lắp ráp và khảo sát bộ đếm thuận nhị phân đồng bộ với K đ =4 sdụng D-FF
=> vì Kđ=4 nên ta có 2 D-FF
Phân tích kết quả thực hành :
-Sau khi lắp ráp và khảo sát mạch thành công , mạch chạy ổn định cho ra kết quả hiển thị trên led 7 thanh Mạch bắt đầu đếm thuận theo chu trình 0123 và lặp lại tuần hoàn cho đến khi ta không còn cấp nguồn cho mạch
2.3 Thiết kế lắp ráp, khảo sát bộ đếm ngược nhị phân đồng bộ với Kđ=4 sử dụng FF-D
Vì Kđ=4 nên ta sử dụng 2 D-FF (log24=2)
2.4.Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với Kđ =
Vì Kđ=8 nên ta sử dụng 3 JK-FF Đồ hình trạng thái: Mã hóa:
Phân tích kết quả thực hành:
- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy cố định cho ra kết quả hiển thị trên LED 7 thanh Mạch được cấp nguồn bắt đầu đếm thuận theo chu trình 01234567 và lặp lại vòng tuần hoàn cho khi ta không cấp nguồn cho mạch.
Sơ đồ lắp ráp: tn tn+1 J2K2 J1K1 J0K0
2.5.Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ =
Vì Kđ=8 nên ta sử dụng 3 JK-FF Đồ hình trạng thái: Mã hóa:
Phân tích kết quả thực hành:
- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy cố định cho ra kết quả hiển thị trên LED 7 thanh Mạch được cấp nguồn bắt đầu đếm ngược theo chu trình từ 7 về 0 và lặp lại vong tuần hoàn cho khi ta không cấp nguồn cho mạch.
2.6.Thiết kế, lắp ráp và khảo sát bộ đếm thuận/nghịch, nhị phân, đồng bộ với Kđ = 4 sử dụng FF-JK Đồ hình trạng thái:
Bảng trạng thái: Ta được:
Phân tích kết quả thực hành:
- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn định ra kết quả hiển thị led 7 thanh.
- Mạch được cấp nguồn, đầu vào R=1 mạch bắt đầu đếm ngược từ 3 về 0 và lặp lại vòng tuần hoàn cho đến khi ta không cấp nguồn hoặc thay đổi giá trị R.
- Mạch được cấp nguồn, đầu vào R=0 mạch bắt đầu đếm thuận từ 0 đến 3 và lặp lại vòng tuần hoàn cho đến khi ta không cấp nguồn hoặc thay đổi giá trị R.
Thiết kế, lắp ráp và khảo sát bộ ghi dịch 8 bit sử dụng FF-JK và IC cổng logic cơ bản
2.8.3 Phân tích kết quả thực hành
Phần A Khảo sát mạch logic tổ hợp
1.1.Khảo sát IC cổng logic cơ bản
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý Sơ đồ chân
Bảng chân lý 1.1.2Phân tích kết quả thực hành
+ Hai đầu vào ở mức thấp hoặc một trong hai đầu vào ở mức thấp 0 thì đầu ra là 0 (đèn Led không sáng)
+ Cả hai đầu vào ở mức cao dương thì đầu ra là mức 1 ( Led sáng)
+ Cả hai đầu vào ở mức cao hoặc một trong hai ở mức cao 1 thì đầu ra là 1 (Led sáng)
+ Cả hai đầu vào ở mức thấp 0 thì đầu ra là 0 (Led không sáng )
+ Cả hai đầu vào ở mức thấp 0 và ở mức cao 1 thì đầu ra là 0 (Led không sáng) + Một trong hai đầu vào là mức ở mức thấp 0 thì đầu ra là 1 (Led sáng)
+ Cả hai đầu vào ở mức cao 1 thì đầu ra là 0 (Led không sáng)
+ Cả hai đầu vào ở mức thấp hoặc một trong hai ở mức thấp thì đầu ra là 1 (Led sáng)
+ Đầu vào ở mức thấp 0 thì đầu ra là 1 (Led sáng)
+ Đầu vào ở mức cao 1 thì đầu ra là 0 (Led không sáng)
+Cả hai đầu vào ở mức thấp 0 thì đầu ra là 1 (Led sáng)
+Cả hai đầu vào ở mức cao 1 hoặc 1 trong hai đầu vào ở mức cao thì đâu ra là 0 (Led không sáng)
1.2.Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit
1.2.1.1 Bộ bán cộng (Half Adder)
Kí hiệu bộ bán cộng tổng
Sơ đồ lắp ráp bộ bán cộng (HA)
Phân tích kết quả thực hành :
- Dựa vào bảng trạng thái ta có thể dùng hai con Led đc hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi là 0 thì đầu ra của Ci và Si là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi là 1 thì đầu ra của Ci là 0 (Led không sáng) và Si là 1 (Led sáng )
+ Khi đầu vào Ai là 0 và đầu vào của Bi là 1 thì đầu ra Ci là 0 (Led không sáng) và Si là
Sơ đồ logic bộ bán tổng
+ Khi đầu vào Ai là 1 và đầu vào của Bi là 0 thì đầu ra Ci là 1 (Led sáng) và Si là 0 (Led không sáng)
1.2.1.2 Bộ tổng đầy đủ (Full Adder-bộ cộng nhị phân một cột số)
Ký hiệu bộ tổng đầy đủ Bảng trạng thái
- Từ bảng trạng thái ta có :
(tối thiểu theo AND -OR)
(thực hiện qua bộ HA)
- Sơ đồ logic thực hiện qua bộ HA:
Sơ đồ logic bộ tổng đầy đủ
Phân tích kết quả thực hành :
- Dựa vào bảng trạng thái ta có thể dùng hai con Led được hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi, là 0 thì đầu ra của Ci và Si là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi, là 1 thì đầu ra của Ci và Si là 1 ( Led sáng )
+ Khi các đầu vào Ai, Bi là 0 và là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Ai, là 0 và Bi là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Bi, là 1 và Ai là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 0 (Led không sáng)
+ Khi các đầu vào Bi, là 0 và Ai là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Si là 1 (Led sáng)
+ Khi các đầu vào Ai, là 1 và Bi là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 1 (Led không sáng)
Sơ đồ lắp ráp bộ cộng đầy đủ (FA)
+ Khi các đầu vào Ai, Bi là 1 và là 0 thì đầu ra của Ci là 1 (Led sáng ) và Si là 0 (Led không sáng)
1.2.1.3Bộ trừ nhị phân đầy đủ (Full
Từ bảng trạng thái ta có
Sơ đồ lắp ráp bộ trừ đầy đủ (FS) Phân tích kết quả thực hành :
Kí hiệu bộ trừ đầy đủ
- Dựa vào bảng trạng thái ta có thể dùng hai con Led được hai đầu ra Si và Ci
+ Khi các đầu vào Ai, Bi, là 0 thì đầu ra của Ci và Hi là 0 (2 Led không sáng)
+ Khi các đầu vào Ai, Bi, là 1 thì đầu ra của Ci và Hi là 1 ( Led sáng )
+ Khi các đầu vào Ai, Bi là 0 và là 1 thì đầu ra của Ci và Hi là 1 (Led sáng)
+ Khi các đầu vào Ai, là 0 và Bi là 1 thì đầu ra của Ci và Hi là 1 (Led sáng)
+ Khi các đầu vào Bi, là 1 và Ai là 0 thì đầu ra của Ci là 1 (Led sáng ) và Hi là 0 (Led không sáng)
+ Khi các đầu vào Bi, là 0 và Ai là 1 thì đầu ra của Ci là 0 (Led không sáng ) và Hi là 1 (Led sáng)
+ Khi các đầu vào Ai, là 1 và Bi là 0 thì đầu ra của Ci và Hi là 0 (Led không sáng) + Khi các đầu vào Ai, Bi là 1 và là 0 thì đầu ra của Ci và Hi là 0 (Led không sáng)
1.4 Thiết kế, lắp ráp, khảo sát mạch phân kênh ( Demux 1-4); Mạch hợp kênh (Mux 4-1) sử dụng IC cổng logic cơ bản
Mạch có 4 đầu vào biến X4;X3;X2;X1 , hai đầu vào điều khiển A1; A0 một đầu ra Y
Từ bảng chân lý ta có:
1.4.3 Phân tích kết quả thực hành
+Ta dùng một đèn ở đầu Y để nhận biết
+A1 và A0 dựa vào bảng trạng thái chúng ta sẽ biết A1; A0 sẽ là Vcc hay GND
Hệ phương trình đầu ra:
- Chỉ hoạt động khi chỉ có duy nhất 1 tín hiệu vào lật tại mỗi thời điểm Các trường hợp còn lại 0 xác định được tín hiệu ra
- Khi tín hiệu vào ở mức cao thì Y1 và Y0 tín hiệu ra ở mức thấp tương tự cho
1.6 Khảo sát IC giải mã 7 đoạn
LED 7 đoạn Anode chung Led 7 đoạn Kathode chung Phân tích kết quả thực hành
- Một mạch dạng giải mã rất hay sử dụng trang hiện thị của Led 7 đoạn đó là mạch giải mã BCD sang Led 7 đoạn mạch này phức tạp hơn nhiều so với mạch giải mã BCD
1 0 0 0 1 1 sang thập phân đã nói bởi vì mạch này phải cho ta tổ hợp có nhiều đường ra lên cao xuống thấp hơn (tùy loại đèn Led Anode chung hay Kathode chung để làm các đoạn Led cần thiết sáng tạo nên các số hay kí tự Led 7 đoạn của một số đèn được cấu trúc 7 đoạn led có chung Anode (AC) hay Kathode (KC) được sắp xếp thành hình số 8 ô vuông ngoài ra còn có 1 Led con dùng làm dấu thông qua mạch giải mã các chân ra của Led được sắp xếp thành hai hàng riêng biệt
- Để đèn Led hiển thị một số nào đó thì các thanh Led tương ứng phải sáng lên do đó các thanh led phải đc phân cực
Phần B Khảo sát mạch logic tuần tự
2.2 Thiết kế lắp ráp và khảo sát bộ đếm thuận nhị phân đồng bộ với K đ =4 sdụng D-FF
=> vì Kđ=4 nên ta có 2 D-FF
Phân tích kết quả thực hành :
-Sau khi lắp ráp và khảo sát mạch thành công , mạch chạy ổn định cho ra kết quả hiển thị trên led 7 thanh Mạch bắt đầu đếm thuận theo chu trình 0123 và lặp lại tuần hoàn cho đến khi ta không còn cấp nguồn cho mạch
2.3 Thiết kế lắp ráp, khảo sát bộ đếm ngược nhị phân đồng bộ với Kđ=4 sử dụng FF-D
Vì Kđ=4 nên ta sử dụng 2 D-FF (log24=2)
2.4.Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với Kđ =
Vì Kđ=8 nên ta sử dụng 3 JK-FF Đồ hình trạng thái: Mã hóa:
Phân tích kết quả thực hành:
- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy cố định cho ra kết quả hiển thị trên LED 7 thanh Mạch được cấp nguồn bắt đầu đếm thuận theo chu trình 01234567 và lặp lại vòng tuần hoàn cho khi ta không cấp nguồn cho mạch.
Sơ đồ lắp ráp: tn tn+1 J2K2 J1K1 J0K0
2.5.Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ =
Vì Kđ=8 nên ta sử dụng 3 JK-FF Đồ hình trạng thái: Mã hóa:
Phân tích kết quả thực hành:
- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy cố định cho ra kết quả hiển thị trên LED 7 thanh Mạch được cấp nguồn bắt đầu đếm ngược theo chu trình từ 7 về 0 và lặp lại vong tuần hoàn cho khi ta không cấp nguồn cho mạch.
2.6.Thiết kế, lắp ráp và khảo sát bộ đếm thuận/nghịch, nhị phân, đồng bộ với Kđ = 4 sử dụng FF-JK Đồ hình trạng thái:
Bảng trạng thái: Ta được:
Phân tích kết quả thực hành:
- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn định ra kết quả hiển thị led 7 thanh.
- Mạch được cấp nguồn, đầu vào R=1 mạch bắt đầu đếm ngược từ 3 về 0 và lặp lại vòng tuần hoàn cho đến khi ta không cấp nguồn hoặc thay đổi giá trị R.
- Mạch được cấp nguồn, đầu vào R=0 mạch bắt đầu đếm thuận từ 0 đến 3 và lặp lại vòng tuần hoàn cho đến khi ta không cấp nguồn hoặc thay đổi giá trị R.
2.7.Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, không đồng bộ với Kđ=8 sử dụng FF-JK Đồ hình trạng thái: Mã hóa:
Phân tích kết quả thực hành:
- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn định ra kết quả hiển thị led 7 thanh.
- Mạch được cấp nguồn, đầu vào R=1 mạch bắt đầu đếm ngược từ 3 về 0 và lặp lại vòng tuần hoàn cho đến khi ta không cấp nguồn hoặc thay đổi giá trị R.
- Mạch được cấp nguồn, đầu vào R=0 mạch bắt đầu đếm thuận từ 0 đến 3 và lặp lại vòng tuần hoàn cho đến khi ta không cấp nguồn hoặc thay đổi giá trị R.
2.8.Thiết kế, lắp ráp và khảo sát bộ ghi dịch 8 bit sử dụng FF-JK và IC cổng logic cơ bản
Số bit của bộ ghi dịch là n ≥ log28 = 3 (FF) Đồ hình trạng thái: Mã hóa:
Phân tích kết quả thực hành:
Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn định cho ra kết quả hiển thị trên LED 7 thanh Mạch được cấp nguồn bắt đầu đếm thuận theo chu trình từ 0 đến
7 và lặp lại vòng tuần hoàn cho đến khi ta không cấp nguồn cho mạch.
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ
CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM KHOA ĐIỆN TỬ Độc lập – Tự do – Hạnh phúc
Hà Nội, ngày 20 tháng 5 năm 2022
BIÊN BẢN THÀNH LẬP NHÓM
MÔN HỌC: ĐIỆN TỬ SỐ
Stt Họ Và Tên Vai Trò Email Chữ Ký
1 Hoàng Tiến Đạt Trưởng nhóm
2 Nguyễn Thị Hồng Thành viên
3 Nguyễn Đại Hồng Thành Viên
II MỤC TIÊU CỦA NHÓM
1 Trong các buổi thực hành trên lớp
+ Khảo sát, lắp ráp được các mạch điện trong bài thực hành
+ Hiểu và phân tích được nguyên lí hoạt động của các mạch điện trong các bài thực hành
+ Khối lượng công việc hoàn thành lí tưởng là 100% các mạch điện trong 5 tiết thực hành trên lớp
+ Hoàn thành những mạch điện mà những buổi trước chưa hoàn thành xong
2 Trong các buổi họp nhóm
+ Thiết kế các mạch điện trong buổi thực hành tiếp theo.
+ Mô phỏng các mạch điện sẽ làm trong tuần tới trên tuần tới và tập lắp mạch trên fitzing.
III CÁCH THỨC GIAO TIẾP TRONG NHÓM
1 Thông báo chung các hoạt động sẽ sử dụng email nhóm: nhom1@haui.dhcnhn.vn
2 Họp trực tiếp: thứ sáu hàng tuần từ 19h – 21h
3 Họp trực tuyến: chủ nhật hàng tuần từ 19h – 21h
4 Địa điểm họp trực tiếp: thư viện (A11) trường đại học công nghiệp Hà Nội, phòng trọ của thành viên trong nhóm
5 Theo dõi tiến độ hoàn thành công việc: app Notion
6 Lưu trữ tài liệu: Google driver
IV CÁC NGUYÊN TẮC LÀM VIỆC NHÓM
1 Yêu cầu với từng thành viên:
+ Tôn trọng, lắng nghe ý kiến của đối phương
+ Tự giác, không chậm deadline
+ Có mặt đầy đủ trong các cuộc họp của nhóm
+ Có mặt đúng giờ trong những cuộc họp nhóm
+ Có thái độ tích cực công việc, hòa nhã trong giao tiếp và thân thiện với các thành viên trong nhóm
2 Yêu cầu đối với nhóm trưởng
+ Xây dựng tiến độ cho từng bài thực hành
+ Giám sát hỗ trợ các thành viên
+ Có khả năng giải quyết xung đột giữa các thành viên
+ Nhắc nhở các thành viên hoàn thành deadline đúng hạn
Kế hoạch làm việc nhóm – Team working plan
Ngày bắt đầu – Start time: 15/4/2022
Ngày kế thúc – End date: 20/5/2022
Thành viên nhóm – Team members:
Ngày bắt đầu – Start date
Ngày bắt đầu thực tế
Ngày kết thúc Trạng thái Status (On go/
Người thực hiện - Owne rs
IC cổng logic cơ bản
14/4 15/4 18/4 done Tất cả các cổng
IC đều hoạt động bình thường
2 Thiết kế , lắp ráp, khảo sát, mạch cộng , trừ nhị phân
14/4 25/4 25/4 done Lắp ráp chính xác
Mạch chạy đúng theo nguyên lý
3 Thiết kế, lắp ráp, khảo sát bộ giải mã led
4 Thiết kế , lắp ráp, khảo sát bộ đếm thuận nghịch sử dụng FF-JK
5 Thiết kế , lắp ráp , khảo sát mạch MUX
6 Thiết kế , lắp ráp , mạch , khảo sát mạch K đếm bằng 8 sử dụng 3 JK-FF