Thông tin tài liệu
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI KHOA ĐIỆN TỬ BÁO CÁO THỰC HÀNH HỌC PHẦN ĐIỆN TỬ SỐ-FE6002 Chủ đề: Thiết kế, lắp ráp, khảo sát mạch điện tử số Giáo viên hướng dẫn: Đặng Cẩm Thạch Nhóm thực hiện: Nhóm 7( Ca sáng thứ 4) Thành viên nhóm: 1.Nguyễn Thanh Tồn MSV:2020605404 2.Phạm Thùy Hiên MSV:2020605653 Lại Phú Thắng MSV:2020605307 Hà Nội 11/06/2022 NHẬN XÉT MỤC LỤC BẢNG PHÂN CÔNG CÔNG VIỆC NỘI DUNG BÁO CÁO PHẦN A KHẢO SÁT MẠCH LOGIC TỔ HỢP 1.1.Khảo sát IC cổng logic 1.1.1 IC 7400 1.1.2 IC 7402 1.1.3 IC 7404 1.1.4 IC 7408 1.1.5 IC 7432 1.1.6 IC 7486 11 1.2 Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân bit 12 1.2.1.Bộ cộng nhị phân bit (FA) 12 1.2.2.Bộ trừ nhị phân bit (FS) 14 1.3 Thiết kế, lắp ráp, khảo sát mạch phân kênh ( demux 1-4), mạch hợp kênh (mux 4-1) sử dụng ic cổng logic 15 1.3.1.Mạch hợp kênh (MUX 4-1) 15 1.3.2.Mạch phân kênh(DEMUX 1-4) .17 1.4.Thiết kế, lắp ráp, khảo sát mạch giải mã (DECODER 2-4), mã hóa (ENCODER 4-2) sử dụng IC cổng logic 18 1.4.1 Decoder 2-4 18 1.4.2 Mã hóa Encoder 4-2: 19 1.5.Khảo sát IC giải mã đoạn 20 PHẦN B KHẢO SÁT MẠCH LOGIC TUẦN TỰ .21 2.1.Khảo sát IC phần tử nhớ .21 2.1.1.Phần tử SR-FF .21 2.1.2.Phần tử JK-FF .22 2.1.3 Phần tử D-FF 23 2.1.4 Phần tử T-FF 24 2.2.Thiết kế, lắp ráp khảo sát đếm thuận, nhị phân đồng với Kd=4 sử dụng FF-D 25 2.3.Thiết kế, lắp ráp khảo sát đếm ngược, nhị phân, đồng với Kđ = sử dụng FF-D 18 2.4.Thiết kế lắp ráp khảo sát đếm thuận nhị phân đồng với Kd=8 sử dụng FF-JK 19 2.5.Thiết kế, lắp ráp khảo sát đếm ngược, nhị phân, đồng với Kd=8 sử dụng FF-JK 21 2.6.Thiết kế lắp ráp khảo sát đếm thuận nghịch nhị phân đồng với Kd=4 sử dụng FF-JK 22 2.7.Thiết kế lắp ráp khảo sát đếm thuận nhị phân không đồng với Kd=8 sử dụng FF-JK 25 2.8.Thiết kế, lắp ráp khảo sát ghi dịch bit sử dụng FF-JK cổng logic ( có) 28 BẢNG PHÂN CÔNG CÔNG VIỆC Tên thành viên Nhiệm vụ Thời gian -Tìm hiều IC Nguyễn Thanh Tồn -Thiết kế mạch Tuần -Lắp ráp mạch,sửa mạch -Tìm hiều IC Phạm Thùy Hiên -Thiết kế mạch, lắp ráp mạch Tuần -Hoàn thiện báo cáo -Tìm hiều IC Lại Phú Thắng -Thiết kế ,lắp ráp mạch Tuần -Mô proteus NỘI DUNG BÁO CÁO PHẦN A KHẢO SÁT MẠCH LOGIC TỔ HỢP 1.1.Khảo sát IC cổng logic 1.1.1 IC 7400 -Gồm cổng NAND -Có thể thay bảng IC 4011 a, Sơ đồ chân b, Sơ đồ lắp ráp c, Phân tích kết thực hành -Bảng trạng thái: Đầu vào Đầu A B F 0 1 1 1 -Cả hai đầu vào mức cao đầu 0( Led khơng sáng) -Cả hai đầu vòa mức thấp mức thấp đấu 1( Led sáng) 1.1.2 IC 7402 -Gồm cổng NOR -Có thể thay bảng IC 4001 a, Sơ đồ chân b, Sơ đồ lắp ráp c, Phân tích kết thực hành -Bảng trạng thái: Đầu vào Đầu A B F 0 1 0 1 -Cả đầu vào mức đầu đầu led sáng -Cả đầu vào mức đầu vào mức đầu led không sáng 1.1.3 IC 7404 -Gồm cổng NOT -Có thể thay bảng IC 4049 a, Sơ đồ chân b, Sơ đồ lắp ráp c, Phân tích kết thực hành -Bảng trạng thái: Đầu vào Đầu X F 1 -Đầu vào mức đầu led sáng -Đầu vào mức đầu led không sáng 1.1.4 IC 7408 -Gồm cổng AND -Có thể thay bảng IC 4081 a, Sơ đồ chân b, Sơ đồ lắp ráp c, Phân tích kết thực hành -Bảng trạng thái: Đầu vào Đầu A B F 0 0 1 0 1 -Cả đầu vào mức đầu vào mức đầu led không sáng -Cả đầu vào mức đầu led sáng 1.1.5 IC 7432 -Gồm cổng OR -Có thể thay bảng IC 4071 - Kd=4 nên sử dụng D-FF -Đồ hình trạng thái S0 S1 S2 S3 00 01 10 11 -Mã hóa đồ hình -Bảng trạng thái tn tn+1 Q1 Q Q1 Q D1 D2 0 1 1 0 0 0 1 1 1 -Bảng Karmaugh Q0 Q1 0 Q1 0 1 Ta có D1=Q1 Q0 +Q1 Q 1 Q0 1 ¿ Q1 +Q0 Ta có: D2=Q -Sơ đồ logic b,Sơ đồ lắp ráp c,Kết thực hành -Sau lắp mạch khảo sát mạch Mạch chạy cho kết thị led Mạch bắt đầu đếm nghịch theo thứ tự →2 → 1→ lặp lại liên tục mạch khơng cịn cấp nguồn 2.4.Thiết kế lắp ráp khảo sát đếm thuận nhị phân đồng với Kd=8 sử dụng FF-JK a,Thiết kế, sơ đồ thiết kế - Vì Kd=8 nên sử dụng JK-FF -Đồ hình trạng thái S0 S1 S2 S3 S7 S6 S5 S4 -Mã hóa: 000 001 010 011 111 110 101 100 -Bảng trạng thái: tn tn+1 Q2Q1Q0 Q2Q1Q0 000 J2K2 J1K1 J0K0 001 0X 0X 1X 001 010 1X 1X X1 010 011 X0 X0 1X 011 100 X1 X1 X1 100 101 0X 0X 1X 101 110 1X 1X X1 110 111 X0 X0 1X 111 000 X1 X1 X1 Tối thiểu hóa: J 0=K 0=1 Q 1Q 00 01 11 10 Ta có Q2 0 X X 1 X X 00 01 11 10 X X 1 X X J 1=Q0 Q1Q Q2 Ta có K 1=Q Sơ đồ chân I IC 7473 b.Sơ đồ lắp ráp c.Kết thực hành: -Sau lắp mạch khảo sát mạch Mạch chạy cho kết thị led Mạch bắt đầu đếm thuận theo thứ tự → 1→ 2→ → → 5→ → lặp lại liên tục mạch khơng cịn cấp nguồn 2.5.Thiết kế, lắp ráp khảo sát đếm ngược, nhị phân, đồng với Kd=8 sử dụng FF-JK a.Thiết kế, sơ đồ thiết kế - Kd=8 nên sử dụng phần tử JK-FF -Đồ hình trạng thái: S0 S1 S2 S3 S7 S6 S5 S4 000 001 010 011 111 110 101 100 -Mã hóa: -Bảng trạng thái: ' ' ' S Q3 Q2 Q1 Q3 Q2 Q1 J3 K J2 K J1 K S0 000 111 1X 1X 1X S1 001 000 0X 0X X1 S2 010 001 0X X1 1X S3 011 010 0X X0 X1 S4 100 011 X1 1X 1X S5 101 100 X0 0X X1 S6 110 101 X0 X1 1X S7 111 110 X0 X0 X1 -Ta có: J 1=K =1 J 2=K =Q1 J 3=K 3=Q1 Q2 -Sơ đồ logic: b.Sơ đồ lắp ráp c.Kết thực hành: - Sau lắp mạch khảo sát mạch Mạch chạy cho kết thị led Mạch bắt đầu đếm nghịch theo thứ tự → →5 → → →2 →1 → lặp lại liên tục mạch khơng cịn cấp nguồn 2.6.Thiết kế lắp ráp khảo sát đếm thuận nghịch nhị phân đồng với Kd=4 sử dụng FF-JK a.Thiết kế, sơ đồ thiết kế -Đồ hình trạng thái: S0 S1 S3 S2 3 -Bảng trạng thái: tn tn+1 AB AB S0 00 S1 R S JAKA JBKB 01 0X 1X 01 10 1X X1 S2 10 11 X0 1X S3 11 00 X1 X1 S3 00 11 1X 1X S2 01 00 0X X1 S1 10 11 X1 1X S0 11 00 X0 X1 -Ta có: J B =K B =1 J A =K A =B ⊕ R Sơ đồ logic Sơ đồ chân IC 7473 IC 7408 b.Sơ đồ lắp ráp: c.Kết thực hành: - Sau lắp ráp khảo sát mạch Mạch cho kết hiển thị Led - Mạch cấp nguồn, đầu vào R=1, mạch bắt đầu đếm ngược với chu trình →2 → 1→ lặp lại vịng tuần hồn mạch khơng cịn cấp nguồn thay đổi giá trị R - Mạch cấp nguồn, đầu vào R=0, mạch bắt đầu đếm thuận với chu trình → 1→ 2→ lặp lại vịng tuần hồn ta không cấp nguồn thay đổi giá trị R 2.7.Thiết kế lắp ráp khảo sát đếm thuận nhị phân không đồng với Kd=8 sử dụng FF-JK a.Thiết kế, sơ đồ thiết kế - Kd=8 nên sử dụng FF-JK Đồ hình trạng thái S0 S1 S2 S3 S7 S6 S5 S4 000 001 010 011 111 110 101 100 Mã hóa Bảng trạng thái: tn tn+1 Q2Q1Q0 Q2Q1Q0 000 J2K2 J1K1 J0K0 001 0X 0X 1X 001 010 0X 1X X1 010 011 0X X0 1X 011 100 1X X1 X1 100 101 X0 0X 1X 101 110 X0 1X X1 110 111 X0 X0 1X 111 000 X1 X1 X1 Tối thiểu hóa: Ta có: J0=K0=1 J2=Q1 Q1Q0 K2= Q1 Q Q1Q0 00 01 11 10 0 x x x x Q2 00 01 11 10 x x x x 0 Q2 J1=Q0 Q1Q0 K1=Q0 00 01 11 10 0 x x 1 x x Q2 Q1Q0 00 01 11 10 x x 1 x x Q2 Sơ đồ chân IC 7473 IC 7486 b.Sơ đồ lắp ráp c.Kết thực hành: - Sau lắp ráp khảo sát mạch Mạch cho kết hiển thị Led - Mạch cấp nguồn, đầu vào R=1, mạch bắt đầu đếm ngược với chu trình →2 → 1→ lặp lại vịng tuần hồn mạch khơng cịn cấp nguồn thay đổi giá trị R - Mạch cấp nguồn, đầu vào R=0, mạch bắt đầu đếm thuận với chu trình → 1→ 2→ lặp lại vịng tuần hồn ta khơng cấp nguồn thay đổi giá trị R 2.8.Thiết kế, lắp ráp khảo sát ghi dịch bit sử dụng FF-JK cổng logic ( có) - Ta có n ≥ log 8=3 (sử dụng FF-JK) -Đồ hình trạng thái: S0 S1 S3 S7 S4 S2 S5 S6 000 001 011 111 100 010 101 110 S Q3Q2Q1 Fht Fra S0 0 1 S1 0 1 S3 1 S7 1 1 S6 1 1 S5 1 0 S2 0 S4 0 -Bảng Karmaugh Q2Q1 Q3 00 01 11 1 10 1 -Ta có : f ht =Q3 Q2 +Q3 Q 1+Q3 Q2 Q Q2Q1 Q3 00 1 01 11 10 1 -Ta có: f ra=Q1+ Q3 Q2 Sơ đồ chân: IC 7486 IC 7408 c.Kết thực hành: - Sau lắp mạch khảo sát mạch Mạch chạy cho kết thị led Mạch bắt đầu đếm ngược theo thứ tự → 1→ 2→ → → 5→ → lặp lại liên tục mạch khơng cịn cấp nguồn Sơ đồ lắp ráp: Hà Nội, ngày tháng năm Giảng viên hướng dẫn Sinh viên thực Nguyễn Thanh Toàn Phạm Thùy Hiên Lại Phú Thắng Đặng Cẩm Thạch
Ngày đăng: 13/11/2023, 04:41
Xem thêm:
