1. Trang chủ
  2. » Luận Văn - Báo Cáo

Báo cáo thực hành học phần điện tử số fe6002 chủ đề thiết kế, lắp ráp, khảo sát mạch điện tử số cơ bản

43 2 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Thiết Kế, Lắp Ráp, Khảo Sát Mạch Điện Tử Số Cơ Bản
Tác giả Nguyễn Thanh Toàn, Phạm Thùy Hiên, Lại Phú Thắng
Người hướng dẫn Đặng Cẩm Thạch
Trường học Trường Đại Học Công Nghiệp Hà Nội
Chuyên ngành Điện Tử
Thể loại báo cáo thực hành
Năm xuất bản 2022
Thành phố Hà Nội
Định dạng
Số trang 43
Dung lượng 2,6 MB

Cấu trúc

  • 1.1. Khảo sát IC cổng logic cơ bản (6)
    • 1.1.1. IC 7400.............................................................................................. 1.1.2. IC 7402.............................................................................................. 1.1.3. IC 7404.............................................................................................. 1.1.4. IC 7408.............................................................................................. 1.1.5. IC 7432.............................................................................................. 1.1.6. IC 7486 (6)
  • 1.2. Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit (13)
    • 1.2.1. Bộ cộng nhị phân một bit (FA) (13)
    • 1.2.2. Bộ trừ nhị phân một bit (FS) (15)
  • 1.3. Thiết kế, lắp ráp, khảo sát mạch phân kênh ( demux 1-4), mạch hợp kênh (mux 4-1) sử dụng ic cổng logic cơ bản (16)
    • 1.3.1. Mạch hợp kênh (MUX 4-1) (16)
    • 1.3.2. Mạch phân kênh(DEMUX 1-4) (18)
  • 1.4. Thiết kế, lắp ráp, khảo sát mạch giải mã (DECODER 2-4), mã hóa (ENCODER 4-2) sử dụng IC cổng logic cơ bản (19)
    • 1.4.1. Decoder 2-4 (19)
    • 1.4.2. Mã hóa Encoder 4-2 (20)
  • 1.5. Khảo sát IC giải mã 7 đoạn (21)
  • 2.1. Khảo sát các IC phần tử nhớ cơ bản (22)
    • 2.1.1. Phần tử SR-FF (22)
    • 2.1.2. Phần tử JK-FF (23)
    • 2.1.3 Phần tử D-FF (25)
    • 2.1.4 Phần tử T-FF (26)
  • 2.3. Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 4 sử dụng FF-D (28)
  • 2.4. Thiết kế lắp ráp và khảo sát bộ đếm thuận nhị phân đồng bộ với Kd=8 sử dụng FF-JK (30)
  • 2.5. Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kd=8 sử dụng FF-JK (33)
  • 2.6. Thiết kế lắp ráp và khảo sát bộ đếm thuận nghịch nhị phân đồng bộ với Kd=4 sử dụng FF-JK (34)
  • 2.7. Thiết kế lắp ráp và khảo sát bộ đếm thuận nhị phân không đồng bộ với Kd=8 sử dụng FF-JK (37)
  • 2.8. Thiết kế, lắp ráp và khảo sát bộ ghi dịch 8 bit sử dụng FF-JK cổng logic cơ bản ( nếu có) (40)

Nội dung

Khảo sát IC cổng logic cơ bản

IC 7400 1.1.2 IC 7402 1.1.3 IC 7404 1.1.4 IC 7408 1.1.5 IC 7432 1.1.6 IC 7486

-Có thể thay thế bảng IC 4011 a, Sơ đồ chân b, Sơ đồ lắp ráp c, Phân tích kết quả thực hành

-Bảng trạng thái: Đầu vào Đầu ra

-Cả hai đầu vào ở mức cao 1 thì đầu ra là 0( Led không sáng)

-Cả hai đầu vòa ở mức thấp hoặc một trong ai ở mức thấp thì đấu ra là 1( Led sáng)

-Có thể thay thế bảng IC 4001 a, Sơ đồ chân b, Sơ đồ lắp ráp

6 c, Phân tích kết quả thực hành

-Bảng trạng thái: Đầu vào Đầu ra

-Cả 2 đầu vào ở mức 0 thì đầu ra là đầu ra là 1 và led sáng.

-Cả 2 đầu vào ở mức 1 hoặc 1 trong 2 đầu vào ở mức 1 thì đầu ra là 0 và led không sáng.

-Có thể thay thế bảng IC 4049 a, Sơ đồ chân b, Sơ đồ lắp ráp c, Phân tích kết quả thực hành

-Bảng trạng thái: Đầu vào Đầu ra

-Đầu vào ở mức 0 thì đầu ra là 1 và led sáng.

-Đầu vào ở mức 1 thì đầu ra là 0 và led không sáng.

-Có thể thay thế bảng IC 4081 a, Sơ đồ chân

8 b, Sơ đồ lắp ráp c, Phân tích kết quả thực hành

-Bảng trạng thái: Đầu vào Đầu ra

-Cả 2 đầu vào ở mức 0 hoặc một trong 2 đầu vào ở mức 0 thì đầu ra là 0 và led không sáng.

-Cả 2 đầu vào ở mức 1 thì đầu ra là 1 và led sáng.

-Có thể thay thế bảng IC 4071 a, Sơ đồ chân b, Sơ đồ lắp ráp c, Phân tích kết quả thực hành

-Bảng trạng thái: Đầu vào Đầu ra

-Cả 2 đầu vào ở mức 0 thì đầu ra là 0 và led không sáng.

-Cả 2 đầu vào ở mức 1 hoặc một trong 2 đầu vào ở mức 1 thì đầu ra là 1 và led sáng

-Có thể thay thế bảng IC 4070 a, Sơ đồ chân b, Sơ đồ lắp ráp c, Phân tích kết quả thực hành

-Bảng trạng Đầu vào Đầu ra

-Cả 2 đầu vào ở mức 0 thì đầu ra là 0 và led không sáng.

-Cả 2 đầu vào ở mức 1 thì đầu ra là 0 và led không sáng.

-Một trong 2 đầu vào ở mức 1 thì đầu ra là 1 và led sáng.

Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit

Bộ cộng nhị phân một bit (FA)

Ai Bi Ci-1 Si Ci

C i =B i C i−1 + A i B i + A i C i−1 (Tối thiệu hóa AND – OR )

C i = B i C i−1 + A i ( B i ⊕ C i−1 ) (Thực hiện qua bộ HA)

12 b, Sơ đồ lắp ráp c, Phân tích kết quả thực hành

-Ta đặt 2 con led đơn vào 2 đầu ra Si và Ci.

- Khi các đầu vào Ai, Bi và Ci-1 là 0 thì đầu ra Si và Ci là 0 ( led không sáng).

- Khi các đầu vào Ai, Bi là 0 và Ci-1 là 1 thì đầu ra Si là 1 ( led sáng) và Ci là 0 ( led không sáng).

- Khi các đầu vào Ai, Ci-1 là 0 và Bi là 1 thì đầu ra Si là 1 ( led sáng) và Ci là 0 ( led không sáng).

- Các trường hợp còn lại làm tương tự dựa vào bảng trạng thái.

Bộ trừ nhị phân một bit (FS)

Ai Bi Ci-1 Hi Ci

C i =B i C i−1 + A i B i + A i C i−1 (Phương trình tối thiệu theo AND – OR)

C i =B i C i−1 +A i (B i ⊕C i−1 ) (Thực hiện qua bộ HS)

14 b, Sơ đồ lắp ráp: c, Phân tích kết quả thực hành:

- Ta đặt 2 con led đơn vào 2 đầu ra Hi và Ci.

- Khi các đầu vào Ai, Bi và Ci-1 là 0 thì đầu ra Si và Ci là 0 ( led không sáng).

- Khi các đầu vào Ai, Bi là 0 và Ci-1 là 1 thì đầu ra Hi là 1 ( led sáng) và Ci là 1 ( led sáng).

- Khi các đầu vào Ai, Ci-1 là 0 và Bi là 1 thì đầu ra Si là 1 ( led sáng) và Ci là 1 ( led sáng).

- Các trường hợp còn lại làm tương tự dựa vào bảng trạng thái

Thiết kế, lắp ráp, khảo sát mạch phân kênh ( demux 1-4), mạch hợp kênh (mux 4-1) sử dụng ic cổng logic cơ bản

Mạch hợp kênh (MUX 4-1)

+Mạch có 4 đầu vào biến: X3, X2, X1, X0.

+Hai đầu vào điều khiển A1, A0.

16 c, Phân tích kết quả thực hành

- Ta dùng một led ở đầu Y để nhận biết

- Ai và A0 dựa vào bảng trạng thái ta sẽ nhận biết A1, A0 sẽ là Vcc hay GND

Mạch phân kênh(DEMUX 1-4)

-Mạch có một đầu vào biến X, bốn đầu ra: Y3, Y2, Y1, Y0.

-Hai đầu vào điều khiển A1,A0.

Thiết kế, lắp ráp, khảo sát mạch giải mã (DECODER 2-4), mã hóa (ENCODER 4-2) sử dụng IC cổng logic cơ bản

Decoder 2-4

+Dựa vào hai đầu vào A và B mà chúng ta có thể xác định được mức đầu ra là mức cao (1) hay mức thấp (0).

Mã hóa Encoder 4-2

Thiết bị này chỉ hoạt động hiệu quả khi có một tín hiệu duy nhất vào kênh tại mỗi thời điểm Trong các trường hợp khác, kết quả tín hiệu ra không thể xác định được.

- Khi tín hiệu vào X0 ở mức cao thì Y1 và Y0 tín hiệu ra ở mức thấp tương tự cho X1, X2, X3.

Khảo sát IC giải mã 7 đoạn

Phân tích kết quả thực hành

Mạch giải mã BCD sang LED 7 đoạn là một trong những mạch phổ biến trong hiển thị LED 7 đoạn Mạch này phức tạp hơn so với mạch giải mã BCD sang thập phân, vì nó yêu cầu tạo ra nhiều tổ hợp với các đường ra cao và thấp khác nhau, tùy thuộc vào loại đèn LED Anode chung.

Để tạo ra các đoạn LED cần thiết cho việc hiển thị số hay ký tự trên đèn LED 7 đoạn, trước tiên cần hiểu cấu trúc và loại đèn LED này Đèn LED 7 đoạn có thể được phân loại thành hai loại: Anode chung (AC) và Kathade chung (KC), với cấu trúc sắp xếp thành hình số 8 Ngoài ra, còn có một LED nhỏ dùng để hiển thị dấu phẩy thập phân, được điều khiển riêng biệt thông qua mạch giải mã Các chân kết nối của LED được bố trí thành hai hàng, với mỗi hàng có chân A chung hoặc K chung.

- Để đèn Led hiển thị một số nào thì các thanh Led tương ứng phải sáng lên

Do đó các thanh Led phải được phân cực

PHẦN B KHẢO SÁT MẠCH LOGIC TUẦN TỰ

Khảo sát các IC phần tử nhớ cơ bản

Phần tử SR-FF

Định nghĩa: Là phần tử có 2 đàu vào chức năng S,R và 2 đầu ra Q , Q

Sơ đồ logic của SR-FF

Phần tử JK-FF

 Là phần tử có 2 đầu vào chức năng J, K và hai đầu ra Đầu vào J đóng vai trò thiết lập, đầu vào k đóng vai trò xóa.

 JK FF giữ nguyên trạng thái cũ.

 JK FF luôn chuyển đến trạng thái 0.

 JK FF chuyển đến trạng thái 1.

 JK FF đảo trạng thái.

Sơ đồ logic của JK-FF

Phần tử D-FF

 Là phần tử có một đầu vào chức năng D và hai đầu ra Q và Q

 FF-D có chức năng thiết lập trạng thái 0 theo tín hiệu D=0, thiết lập trạng thái 1 theo tín hiệu D=1.

Phần tử T-FF

T-FF là một phần tử điện tử có một đầu vào chức năng T và hai đầu ra, có khả năng duy trì và chuyển đổi trạng thái dựa trên tín hiệu đầu vào T, trong điều kiện định thời của tín hiệu CLK.

2.2.Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân đồng bộ với

-Ta có Kd=4 nên dùng 2 JK-D để thiết kế bộ đếm.

-Bảng trạng thái tn tn+1

1 1 b,Sơ đồ lắp ráp c,Kết quả thực hành:

Sau khi lắp ráp mạch và cấp nguồn, LED đơn trên mạch sẽ nháy theo thứ tự, hiển thị kết quả trên LED 7 thanh lần lượt từ 0 đến 3 Quá trình này sẽ lặp lại liên tục cho đến khi mạch ngừng nhận nguồn điện.

Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 4 sử dụng FF-D

- Kd=4 nên sử dụng 2 D-FF

-Bảng trạng thái tn tn+1

1 1 b,Sơ đồ lắp ráp c,Kết quả thực hành

Sau khi lắp đặt và khảo sát mạch, hệ thống hiển thị kết quả trên đèn LED 7 thanh Mạch bắt đầu đếm ngược từ 3 đến 0 và lặp lại liên tục cho đến khi nguồn điện bị ngắt.

Thiết kế lắp ráp và khảo sát bộ đếm thuận nhị phân đồng bộ với Kd=8 sử dụng FF-JK

a,Thiết kế, sơ đồ thiết kế

- Vì Kd=8 nên là sử dụng 3 JK-FF

-Bảng trạng thái: tn tn+1

Sơ đồ chân của các I

IC 7473 b.Sơ đồ lắp ráp c.Kết quả thực hành:

Sau khi lắp đặt và khảo sát mạch, mạch hoạt động hiển thị kết quả trên đèn LED 7 thanh Mạch bắt đầu đếm theo thứ tự từ 0 đến 7 và lặp lại liên tục cho đến khi nguồn điện bị ngắt.

Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kd=8 sử dụng FF-JK

a.Thiết kế, sơ đồ thiết kế

- Kd=8 nên sử dụng 3 phần tử JK-FF

-Sơ đồ logic: b.Sơ đồ lắp ráp c.Kết quả thực hành:

- Sau khi lắp mạch và khảo sát mạch Mạch chạy cho ra kết quả hiện thị trên led 7 thanh Mạch bắt đầu đếm nghịch theo thứ tự

7 → 6 →5 → 4 → 3 →2 → 1 → 0 và lặp lại liên tục cho đến khi mạch không còn được cấp nguồn.

Thiết kế lắp ráp và khảo sát bộ đếm thuận nghịch nhị phân đồng bộ với Kd=4 sử dụng FF-JK

a.Thiết kế, sơ đồ thiết kế

IC 7408 b.Sơ đồ lắp ráp: c.Kết quả thực hành:

- Sau khi lắp ráp và khảo sát mạch Mạch cho ra kết quả hiển thị trên Led 7 thanh.

- Mạch được cấp nguồn, đầu vào R=1, mạch bắt đầu đếm ngược với chu trình

3 →2 → 1→ 0 và lặp lại vòng tuần hoàn cho đến khi mạch không còn được cấp nguồn hoặc thay đổi giá trị R.

- Mạch được cấp nguồn, đầu vào R=0, mạch bắt đầu đếm thuận với chu trình

0 → 1 → 2→ 3 và lặp lại vòng tuần hoàn cho đến khi ta không cấp nguồn hoặc thay đổi giá trị R.

Thiết kế lắp ráp và khảo sát bộ đếm thuận nhị phân không đồng bộ với Kd=8 sử dụng FF-JK

a.Thiết kế, sơ đồ thiết kế

- Kd=8 nên sử dụng 3 FF-JK Đồ hình trạng thái

Bảng trạng thái: tn tn+1

IC 7486 b.Sơ đồ lắp ráp c.Kết quả thực hành:

- Sau khi lắp ráp và khảo sát mạch Mạch cho ra kết quả hiển thị trên Led 7 thanh.

- Mạch được cấp nguồn, đầu vào R=1, mạch bắt đầu đếm ngược với chu trình

3 →2 → 1→ 0 và lặp lại vòng tuần hoàn cho đến khi mạch không còn được cấp nguồn hoặc thay đổi giá trị R.

- Mạch được cấp nguồn, đầu vào R=0, mạch bắt đầu đếm thuận với chu trình

0 → 1 → 2→ 3 và lặp lại vòng tuần hoàn cho đến khi ta không cấp nguồn hoặc thay đổi giá trị R.

Thiết kế, lắp ráp và khảo sát bộ ghi dịch 8 bit sử dụng FF-JK cổng logic cơ bản ( nếu có)

- Ta có n ≥ log 2 8 = 3 (sử dụng 3 FF-JK)

IC 7408 c.Kết quả thực hành:

- Sau khi lắp mạch và khảo sát mạch Mạch chạy cho ra kết quả hiện thị trên led 7 thanh Mạch bắt đầu đếm ngược theo thứ tự

0 → 1 → 2→ 3 → 4 → 5→ 6 → 7 và lặp lại liên tục cho đến khi mạch không còn được cấp nguồn.

Ngày đăng: 13/11/2023, 04:41

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w