Đang tải... (xem toàn văn)
. Định nghĩa – Bảng chân lý1. Yếu tố logic chứa 1 bít thông tin •Kết quả mô phỏng: •Tóm tắt thực nghiệm:Công tác LS8Đèn LEDMức thếKý hiệu trạng tháiKý hiệu toán học“1”SángV = 4.855 (V)H (High – cao)1“0”TắtV = 181.5 (mA)L (Low – thấp)0Định nghĩa về mức logic và yếu tố logic chứa 1 bít thông tin:Điện áp được dùng để biểu diễn với các bit 1 hoặc 0 trong đó:+ bit 1 là biểu thị mức logic cao + bit 0 là biểu thị mức thấp2.Khảo sát nguyên lý hoạt động của cổng đảo (Inverter) •Bảng chân lý D1 – 2:Cổng tắc LS8Lối vào ALối ra CKết quả mô phỏng110 001 Lối vào IC1a bỏ lửng00 •Trả lời câu hỏi:Định nghĩa về cổng đảo: Cổng NOT là cổng chỉ có một ngõ vào và một ngõ raCông thức đại số: Q = ATrường hợp lối vào bỏ lửng tương ứng với trạng thái “0” của lối vào
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ ĐẠI HỌC QUỐC GIA HÀ NỘI _ _ BÁO CÁO THỰC HÀNH TUẦN MÔN THỰC TẬP ĐIỆN TỬ SỐ (Cổng logic – Định nghĩa – Phân loại – Đặc trưng) Sinh viên thực : Đặng Thị Thu Uyên – 21020737 Nguyễn Đình Quang Vinh – 2102 Nguyễn Thùy Linh – 21020730 Giáo viên phụ trách : TS Phạm Ngọc Thảo ThS Nguyễn Văn Cương Lớp học phần : ELT3103 23 Hà Nội, tháng năm 2023i, tháng năm 2023 I Định nghĩa – Bảng chân lý Yếu tố logic chứa bít thơng tin Kết mơ phỏng: Tóm tắt thực nghiệm: Cơng tác LS8 Đèn LED Mức Ký hiệu trạng thái Ký hiệu toán học “1” Sáng V = 4.855 (V) H (High – cao) “0” Tắt V = 181.5 (mA) L (Low – thấp) - Định nghĩa mức logic yếu tố logic chứa bít thơng tin: Điện áp dùng để biểu diễn với bit đó: + bit biểu thị mức logic cao + bit biểu thị mức thấp Khảo sát nguyên lý hoạt động cổng đảo (Inverter) Bảng chân lý D1 – 2: Cổng tắc LS8 Lối vào A Lối C 1 0 Lối vào IC1/a bỏ lửng 0 - Kết mô Trả lời câu hỏi: Định nghĩa cổng đảo: Cổng NOT cổng có ngõ vào ngõ Công thức đại số: Q = A Trường hợp lối vào bỏ lửng tương ứng với trạng thái “0” lối vào Khảo sát nguyên lý hoạt động cổng không đảo với collector hở (O.C Open collector) Bảng chân lý D1 – 3: Cổng tắc LS8 Lối vào A Lối C 1 0 Lối vào IC2/a bỏ lửng Kết mô Trả lời câu hỏi: - Biểu thức đại số: Q = A - Trường hợp lối vào bỏ lửng ứng với trạng thái lối vào cao Khảo sát nguyên lý hoạt động cổng “KHƠNG VÀ” có hai lối vào (2-Input NAND) Bảng chân lý D1 – 4: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Kết mô Trả lời câu hỏi: - Định nghiac cổng NAND: Cổng NAND cổng dùng để thực lúc chức AND NOT Cổng NAND có hay nhiều ngõ vào ngõ - Biểu thức đại số: Y = A.B - Trường hợp lối hai lối vào thấp (0) tương ứng với mức cao (1) Cổng NAND làm việc theo kiểu NOR với mức logic Khảo sát nguyên lý hoạt động cổng “NAND” có hai lối vào với collector hở (2 – Input open collector NAND) Bảng chân lý D1 – 5: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Kết mô Trả lời câu hỏi: Kết bảng chân lý D1 – bảng chân lý D1 – cổng NAND giống Khảo sát nguyên lý hoạt động cổng “HOẶC” có hai lối vào (2-Input OR) Bảng chân lý D1 – 6: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Kết mô Trả lời câu hỏi: - Định nghĩa cổng OR: Cổng OR mạch điện thực hàm cộng đại số chuyển mạch - Biểu thức đại số: Y = A + B - Trường hợp lối hau lối vào thấp (0): cao (1) Cổng OR không làm việc theo kiểu AND với mức logic Khảo sát nguyên lý hoạt động cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2Input XOR) Bảng chân lý D1 – 7: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Kết mô Trả lời câu hỏi: - Định nghĩa cổng XOR: cổng khác dấu, cổng cộng modun - Biểu thức đại số: Y = A B + A B hay A B Bảng chân lý biểu thức đại số logic số cổng Cổng AND lối vào: Lối vào A Lối vào B Lối C 1 1 0 0 0 Biểu thức đại số Y = A B Bảng chân lý cổng AND lối vào Cổng NAND lối vào: Lối vào A Lối vào B Lối vào C Lối vào D Lối E Biểu thức đại số 1 1 Y = A.B.C.D 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 1 0 0 1 0 0 1 0 0 Bảng chân lý cổng NAND có lối vào Cổng OR với lối vào: Lối vào A Lối vào B Lối vào C Lối D 1 1 1 1 1 1 1 0 1 0 1 0 0 Bảng chân lý cổng OR với lối vào Biểu thức đại số Y=A+B II Phân loại cổng Logic Cổng AND loại Diode Logic (DL) LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 0 1 0 0 0 Kết mô Trả lời câu hỏi: - Nguyên tắc hoạt động + Nếu đầu vào A B mức (5V) D1 D2 phân cực ngược nên khơng có dịng chạy qua diode nên lối có điện áp 5V (tức mức 1) + Nếu A mức B mức 0, D1 phân cực nghịch B phân cực thuận nên dòng từ điện trở qua D2 làm cho đầu khơng có dịng điện -> mức + Nếu A mức B mức 1, D1 phân cực thuận, B phân cực nghịch, dòng điện từ điện trở qua D2 làm cho đầu điện -> mức + Nếu hai đầu A B mức hai diode D1 D2 phân cực thuận nên dòng điện từ điện trở qua diode làm cho đầu khơng có dịng điện ->mức - Ưu nhược điểm Cổng NAND loại DL: Ưu điểm - Nhược điểm Đơn giản chi phí thấp Khả kết hợp với phép toán cao Ổn định hỏng hóc - - Tốc độ chậm Tích lũy diode Khả đảo ngược yếu Giới hạn số lượng cổng Khó khăn việc điều chỉnh sửa chữa Cổng NAND loại Resistor – Transistor Logic (RTL) LS7 LS8 Lối vào A Lối vào B Lối C 1 1 Kết mô 1 1 1 0 0 Trả lời câu hỏi: - Nguyên tắc hoạt động: + Khi LS7 LS8 đóng (1) có dịng điện IB làm cho transistor đóng, dịng điện chạy qua Collector Emitter (từ VCC GND) C điện áp = + Khi LS7 LS8 đóng dịng IB nhỏ, transistor mở, VC = VCC – IC * R4, mức logic = + Khi LS LS8 mở dịng IB nhỏ, transistor mở, VC = VCC – IC * R4, mức logic = - Ưu nhược điểm sơ đồ RTL: + Ưu điểm: đơn giản, độ tin cậy cao, linh kiện dễ kiếm + Nhược điểm: bị giới hạn tốc độ khả mở rộng, phải tính tốn thơng số transistor làm việc điểm làm việc tĩnh Cổng NAND loại Diode – Transistor Logic (DTL) LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Kết mô Trả lời câu hỏi: - Nguyên tắc hoạt động: + Với lối vào mức cao (1) diode cấm làm cho hở mạch, dòng điện qua R6 qua R7 Từ cực B Q2 nối với điện áp chuyển sang chế độ bão hòa, dòng qua R9 chạy từ C đến E xuống GND mà không qua LED nên mức thấp (0) + Với trường hợp cịn lại ta có sau: Đầu vào xuất mức thấp nên có diode dẫn, dịng qua R6 chạy thẳng xuống GND mà khơng qua R7 Từ cực B mức thấp, Q2 không hoạt động, từ C đến E khơng có dịng điện chạy qua dịng từ R9 chảy qua LED nên mức cao (1) - Ưu nhược điểm DTL: + Ưu điểm: độ tin cậy cao tiết kiệm lượng + Nhược điểm: bị hạn chế tốc độ khả mở rộng Cổng NAND loại Transistor – Transistor Logic (TTL) LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Kết mô Trả lời câu hỏi: - Nguyên tắc hoạt động: + Với trường hợp hai lối vào mức cao (1): đầu vào mức cao cực E ta có mạch khuếch đại B – C nên T5 T5 dẫn nên có dịng từ R11 chảy qua T5 T8 có dịng chảy vào cực B T7 nên T7 dẫn điện thông qua T7 T8 nên khơng có dịng chạy qua LED nên mức thấp (0) + Với trường hợp cịn lại: ta có T3 trở thành mạch khuếch đại C – E, cực B T3 nối với điện áp 5V nên T3 bão hòa Cực E T4 bão hịa, có điện áp đặt vào cực C T3 cực B T5 mà T3 bão hòa nên dòng chảy từ C – E T3 chảy vào GND nên T5 đóng, dịng qua R11 chảy vào cực B T8 khơng có dịng chảy vào cực B T7 nên T7 đóng , đầu mức cao (1) - Ưu nhược điểm sơ đồ TTL: + Ưu điểm: phương pháp logic nhanh, đáng tin cậy dễ sử dụng + Nhược điểm: tiêu thụ lượng cao hoạt động giới hạn điện áp đầu vào Cổng NAND collector hở LS7 LS8 Lối vào A Lối vào B C (Nối J1) C (Không nối J1) 1 1 0 1 0 1 Kết mô 0 0 Trả lời câu hỏi: - Nguyên tắc hoạt động; + Khi tắt J1: Cơ lập T9 nên khơng thể có dịng chạy qua LED + Khi nối J1 :khi mạch trở mạch NAND loại DTL III Cổng CMOS DS1 DS2 Lối vào A Lối vào B Lối C 1 1 1 1 1 Kết mô 0 0 Trả lời câu hỏi: - Trạng thái logic với cổng NAND – TTL trạng thái logic cổng CMOS giống IV Bộ chuyển đổi mức TTL – CMOS & CMOS - TTL Công tắc LS1 V(A) V(B) V(C-D) V(E) V(F) 4.2 V 44 mV 4.8 V 131.5 mV 136.2 mV 0.3 mV 4.81 V 82.4 mV 4.81 V 4.81 V Trạng thái