bài giảng vi mạch số phần 2 hệ logic tuần tự

Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 33 Phần 2: Hệ logic tuần tự 2.1. Khái niệm Hệ logic tuần tự là hệ logic có đầu ra không chỉ phụ thuộc vào trạng thái hiện tại của đầu vào mà còn phụ thuộc vào các trạng thái lịch sử của đầu vào, để đơn giản các trạng thái này được thể hiện bằng trạng thái trong của hệ. Hệ tuần tự sẽ thực hiện hàm chuyển các trạng thái vào và trạng thái trong hiện tại thành các trạng thái trong và trạng thái đầu ra mới, sau một thời gian trể trạng thái trong mới này trở thành trạng thái trong hiện tại và lại lập lại quá trình tính trạng thái trong và trạng thái đầu ra mới. Nếu sự thay đổi trạng thái chỉ xảy ra khi có một tín hiệu tham khảo gọi là xung nhịp (clock) thì hệ được gọi là hệ đồng bộ và những hệ có trạng thái thay đổi không cần xung nhịp được gọi là hệ không đồng bộ. Sơ đồ khối của cả 2 loại này được vẽ ở hình sau: Trong hình vẽ cho thấy mạch tổ hợp vào dùng để tính trạng thái trong mới từ trạng thái vào hiện tại và trạng thái trong hiện tại. Mạch nhớ trạng thái trong cho phép lưu trữ trạng thái trong của hệ, mạch này có thể có xung nhịp hoặc không. Mạch tổ hợp ra là mạch tính hàm ra từ trạng thái trong và trạng thái vào hiện tại, nếu trạng thái ra của hệ chỉ được tính từ trạng thái trong thì hệ thuộc loại Moore và tùy thuộc cả vào trạng thái vào thì là hệ loại Mealy. 2.2 Các phương pháp biểu diễn hệ tuần tự 2.2.1 Mô tả chức năng Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 34 Một hệ logic bất kỳ có thể được xem là một hộp đen có một cổng vào và một cổng ra. Quy luật biến đổi của tín hiệu vào và ra được mô tả bằng một số mệnh đề cụ thể. Ví dụ mô tả hoạt động của mạch điều khiển đèn giao lộ ngả tư. Mạch gồm có 3 đầu ra điều khiển 3 đèn: Đỏ (Đ), xanh (X) và vàng (V) và 2 đầu vào: Một ngõ vào thời gian và một nút nhấn chuyển trạng thái. Nguyên lý làm việc được mô tả như sau: - Nút nhấn sẽ không có tác dụng khi đèn xanh đang sáng (X = 1) - Nếu nhấn nút trong khi đèn vàng hoặc đỏ đang sáng (V = 1) hoặc Đ = 1) thì sau một thời gian T1 sẻ chuyển sang xanh. - Nếu đèn xanh đang sáng thì hệ thống sẽ tự động chuyển sang vàng sau khoảng thời gian T2 và sau đó sang đỏ sau khoảng thời gian T3. - Tương tự, nếu đèn đỏ đang sáng thì hệ thống sẽ tự động chuyển sang vàng sau khoảng thời gian T2 và sang xanh sau khoảng thời gian T3. 2.2.2 Mô tả bằng hàm Theo sơ đồ khối, hệ logic tuần tự có thể được mô tả bởi một bộ gồm - Tập trạng thái trong của hệ ký hiệu là S = {Si} nếu số lượng trạng thái là hữu hạn. - Tập các dãy vào gây ra sự thay đổi trạng thái của hệ ký hiệu là X = {Xi}. - Tập các trạng thái ra Y = {Yj}. - Hàm ra theo hệ Moore Y = Fy (S) hoặc hàm ra theo Mealy Y = Fy (S, X). - Hàm vào còn gọi là hàm chuyển S = Fs (S, X). 2.2.3 Bằng đồ thị thời gian Là một họ đồ thị biểu diễn từng tín hiệu vào, ra và xung nhịp với cùng gốc thời gian. Ví dụ đồ thị thời gian sau đây là của một bộ đếm đồng bộ mod 2 2.2.4 Bằng giản đồ trạng thái Giản đồ trạng thái cho thấy sự chuyển từ trạng thái này sang trạng thái khác của hệ. Giản đồ này gồm các nút và các nhánh có hướng, mỗi nút biểu diển một trạng thái, nối giữa hai nút là một nhánh có hướng đại diện cho hướng chuyển trạng thái cũa hệ, nút tại gốc của nhánh là trạng thái trong hiện tại, nút tại ngọn của nhánh là trạng thái trong mới, Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 35 tên trạng thái trong được ghi tại nút tưng ứng, trên mỗi nhánh ghi tín hiệu vào gây ra sự chuyển trạng thái của hệ. Trong hệ Moore tín hiệu ra chỉ phụ thuộc vào trạng thái trong nên có thể ghi chuỗi ra tương ứng với từng trạng thái trong trên nút đại diện cho trạng thái trong. Với hệ Mealy tín hiệu ra phụ thuộc cả vào trạng thái trong và tín hiệu vào hiện tại nên tín hiệu ra được ghi bên cạnh dãy vào gây ra sự chuyển trạng thái tương ứng. Ví dụ xét máy bán hàng tự động có yêu cầu như sau: - Máy cho phép mỗi lần bỏ vào một đồng 5 xu hoặc 2 đồng 5 xu. Nếu số tiền bỏ vào bằng hoặc lớn hơn 15 xu thì máy sẻ mở cửa đưa hàng ra: - Trong sơ đồ khối ký hiệu N là tín hiệu bỏ từng đồng 5 xu, D là tín hiệu bỏ mỗi lần 2 đồng 5 xu và tín hiệu reset hệ thống về trạng thái ban đầu. Máy sẽ phát tín hiệu mở cửa khi: - 3 N (N, N, N) - 2 N và 1 D (N, N, D) - 1 N và 1 D (N, D) - 1 D và 1 N (D, N) - 2 D (D, D) Hệ này có thể được biểu diễn bằng giản đồ Moore hoặc Mealy Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 36 2.2.5 Bằng bảng chuyển trạng thái Là phương pháp thường được xử dụng khi thiết kế hệ tuần tự. Bảng chuyển trạng thái là một bảng mô tả sự chuyển sang trạng thái mới và tạo hàm ra mới của một hệ có N trạng thái trong khi xuất phát từ một trạng thái trong và một chuỗi vào xác định. Cấu tạo bảng chuyển trạng thái của hệ Moore và Mealy không giống nhau: Với hệ có N trạng thái trong thì bảng chuyển trạng thái có N + 1 hàng, cột đầu của mỗi hàng tính từ hàng thứ hai là tên các trạng thái trong. Số tổ hợp vào khác nhau phụ thuộc vào độ dài của chuỗi vào gây ra sự chuyển trạng thái trong. Giả sử chuỗi vào có n ký hiệu số tổ hợp biến vào là M = 2n. Với hệ Moore bảng chuyển trạng thái sẽ có M+2 cột, cột đầu là tên trạng thái trong, từ cột thứ hai đến cột M+1 thì hàng đầu là tổ hợp giá trị của dãy vào, ở các hàng khác tại mỗi vị trí là trạng thái trong mới được chuyển từ trạng thái trong ở cột đầu cùng hàng với nó dưới tác động của tổ hợp vào ở hàng đầu cùng cột. Cột cuối cùng là giá trị của hàm ra ứng với các trạng thái trong ở cột đầu của bảng Ví dụ với hệ Moore có giản đồ trạng thái và bảng chuyển trạng thái tương ứng ở hình sau: Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 37 hình 2.5 Bảng chuyển trạng thái hệ Moore Với hệ Mealy số cột của bảng là 2M+1 trong đó M+1 cột đầu giống như ở hệ Moore, Ở M cột cuối cùng tại mỗi vị trí sẽ là giá trị của hàm ra ứng với chuỗi tín hiệu vào ghi ở hàng đầu cùng cột kết hợp với trạng thái trong ghi ở cột đầu cùng hàng với vị trí đang xét. Hình 2.6 Bảng chuyển trạng thái hệ Mealy 2.2.6 Bằng lưu đồ thuật toán - ASM ( algorith state machine) Gồm các khối, mỗi khối bao gồm một đỉnh trạng thái, các đỉnh điều kiện và các đỉnh ra, hình 2.7 trình bày một khối điển hình, khối này đại diện cho một trạng thái trong và đường chuyển đến các trạng thái trong khác từ nó cũng như đường chuyển từ trạng thái khác đến nó. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 38 Hình 2.7 Một khối trong lưu đồ thuật toán Đỉnh trạng thái: Được xem như đỉnh phép toán tạo ra các tín hiệu ra khi hệ đang ở trạng thái trong đại diện bởi khối đang xét. Phía trên bên trái đỉnh này là tên trạng thái trong và phía trên bên phải là mả dùng để mã hóa tên náy, bên trong đỉnh là các tín hiệu ra được tạo ra khi đang ở trạng thái này. Vì hệ có thể làm việc với logic âm hoặc dương nên phải thêm vào phần đầu của tín hiệu ra chữ L hoặc H để cho biết tín hiệu ra ở mức thấp hoặc cao. Tín hiệu ra có thể được tạo ra ngay lập tức hoặc sau một thời gian trể cho đến khi có xung nhịp mới, hai trường hợp này được phân biệt bằng cách thêm tiếp đầu ngữ I vào tên tín hiệu ra. Đỉnh điều kiện: Thực hiện việc thử một đầu vào để quyết định việc rẽ nhánh từ khối hiện tại sang các khối khác các khối điều kiện có thể nối tiếp nhau nếu cần thử nhiều đầu vào ví dụ ở hình 2.8a trạng thái A chỉ chuyển sang B khi hai điều kiện I0 và I1 đều bằng 1 còn mọi trường hợp khác sẽ chuyển đến C. Đỉnh ra: Là đỉnh tạo tín hiệu ra khi hệ ở trạng thái trong hiện tại và phải thỏa mãn điều kiện thử đầu vào xác định, đỉnh ra phải ở sau đỉnh điều kiện và chứa danh sách các tín hiệu ra. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 39 Bộ kiểm tra chẳn - lẻ Hình 2.8 Ví dụ về lưu đồ thuật toán Hình 2.8b là lưư đồ thuật toán một bộ kiểm tra chẳn - lẻ gồm một đầu vào X, hai trạng thái Even và Odd được mã hóa là 0 và 1 và đầu ra Z sẽ bằng 1 khi hệ ở trạng thái Odd. 2.3 Lưu đồ mô hình Moore và Mealy Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 40 Xét giản đồ trạng thái ở hình 2.9 Hai hệ này sẽ cho cùng một dãy ra nếu xuất phát từ S0 và tác động cùng một dãy vào. Hình 2.9 Giản đồ trạng thái Moore và Mealy Với hệ Mealy do giá trị ra được tính từ trạng thái trong kết hợp với giá trị vào hiện tại nên thường có ít trạng thái hơn. Ví dụ xét trường hợp tác động đầu vào là 2 số 1 liên tiếp thì Moore phải cần 2 trạng thái mới có thể phân biệt được và sau đo cho kết quả ra là 1 còn Mealy chỉ cần một trạng thái và thêm một tín hiệu vào 1 nữa mới cho ra 1. Việc giảm số trạng thái làm cho hệ có cấu trúc đơn giản hơn nên hệ Mealy thường được xử dụng mặc dù việc tính hàm ra phức tạp hơn hệ Moore. Đối với hệ Mealy cần phải quan tâm đến tính phức tạp thời gian cho các tín hiệu của nó vì thời gian tạo hàm ra làm trể thời gian tạo trạng thái trong mới. Vì khi có tín hiệu vào là trạng thái mới được tạo ra ngay nên có khi giá trị ra chưa được tính xong từ trạng thái trong hiện tại thì trạng thái trong đã thay đổi và phát sinh nhiểu trong tín hiệu ra. 2.4 Chuyển đổ giữa 2 mô hình Moore và Mealy Moore và Mealy là 2 mô hình toán học của cùng một hệ tuần tự, do đó luôn tồn tại một thuật toán chuyển giữa hai mô hình này với nhau. Chuyển từ Mealy sang Moore Quá trình chuyển đổi gồm các bước sau: 2.4.1. Ứng với mỗi cặp :trạng thái trong - tín hiệu ra của Mealy ta thay bằng một trạng thái trong tương ứng Q của Moore. 2.4.2 Thành lập bảng chuyển trạng thái Moore kèm theo tín hiệu ra tương ứng với mỗi trạng thái Q . Ví dụ: Chuyển từ mô hình Mealy sau đây sang Moore Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 41 Hình 2.10 a. Giản đồ Mealz b. Bảng trạng thái c. Bảng trạng thái rút gọn a. Xác định trạng thái Moore S0/0 = Q0 S1/0 = Q1 S1/1 = Q2 S2/0 = Q3 b. Thành lập bảng chuyển trạng thái Trước tiên, xác định tín hiệu ra tương ứng với các trạng thái trong, đó chính là tín hiệu ra trong cặp trạng thái / tín hiệu ra của Mealy Hình 2.11 Bảng tín hiệu ra Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 42 Hình 2.12 Bảng trạng thái Moore Chuyển từ Moore sang Mealy Quá trình chuyển từ Moore sang Mealy đơn giản hơn vì chỉ cần ghi thêm bên cạnh mỗi ô trong bảng trạng thái các tín hiệu ra tương ứng, sau đó tiến hành tối thiểu hóa trạng thái của hệ 2.5 Thiết kế hệ logic tuần tự Quá trình thiết kế thường bao gồm các bước như saui 2.5.1 Mô tả yêu cầu thiết kế Trong phần này nhiệm vụ thiết kế được mô tả bằng ngôn ngữ hoặc bằng lưu đồ thuật toán, nói chung là chưa được hình thức hóa. 2.5.2 Hình thức hóa Chuyển các yêu cầu ở trên thành một hình thức mô tả hoạt động của hệ thành bảng trạng thái, giản đồ trạng thái. Rút gọn các trạng thái của mạch để có được số trạng thái ít nhất, một điễm cần lưu ý là lúc này hệ chưa được mã hóa nhị phân. 2.5.3 Mã hóa nhị phân Mã hóa các tín hiệu vào, các trạng thái trong và tín hiệu ra. 2.5.4 Xác định hệ phương trình của mạch Xác định hệ phương trình và tối thiểu hóa các phương trình này. Nếu hệ thiết kế có dùng F-F thì tùy theo loại F-F xác định phương trình kích tương ứng. 2.5.5 Vẽ sơ đồ mạch Từ hệ phương trình trên vẻ sơ đồ mạch thực hiện. Thiết kế hệ tuần tự từ giản đồ trạng thái Các bước thiết kế 1) Mả hóa tín hiệu vào, trạng thái trong và tín hiệu ra để tạo các tập tín hiệu vào X, tập trạng thái trong Q và tập tín hiệu ra Y. 2) Xác định hệ phương trình tín hiệu ra Yi = Fi (X, Q), đối với hệ Mealz phương trình này được xác định trên các cung và đối với Moore được xác định trên các đỉnh, sau đó tiến hành tối thiểu hóa. 3) Xác định hệ phương trình kích các F-F và tối thiểu hóa các phương trình này. Đối với một FF Qi bất kỳ, sự thay đổi trạng thái từ Qi đến Qi+ chỉ có thể có 4 khả năng như sau: [...]... thực hiện bằng vi mạch rời nhưng lại thích hợp với công nghệ vi mạch số lập trình Ví dụ một hệ tuần tự có giản đồ trạng thái như sau: Hình 2. 29 Giản đồ trạng thái và bảng liệt kê trạng thái Nguyên tắc thành lập hàm chuyển trạng thái trong mới Trang 58 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hàm ra của hệ Ý = S0 M1R = S0 + S2 M1L = S1 Sơ đồ mạch thực hiện Trang 59 Bài giảng Vi mạch số Biên soạn Ngô... Hình 2. 30 Sơ đồ mạch dùng D - FF 2. 7.3 Thực hiện hệ tuần tự dùng vi mạch mật độ tích hợp cao Như đã trình bày ở các phần trên, một hệ tuần tự có thể được thực hiện bằng các FF và các vi mạch rời đó chính là các cổng logic NAND, NOR, EXOR Ngày nay, do công nghệ phát triển đã xuất hiện rất nhiều vi mạch có mật độ tích hợp rất cao, do đó cần thiết phải xử dụng các loại này trong vi c thiết kế mạch logic. .. thêm mạch logic 3 trạng thái, với các PAL loại này có thể xử dụng đầu ra các FF đưa ngược trở lại làm đầu vào của trạng thái hiện tại để giãm số chân đầu vào của PAL Hình 2. 35 Một cấu trúc của PAL16V8 có FF - D Trang 63 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 64 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 65 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2. 36 Một cấu trúc của PAL20V8... bảng mã hóa hình 2. 14, bước tiếp theo là xác định phương trình kích cho các FF trong trường hợp: 1 Dùng D - FF Đánh dấu các đỉnh có : Q1 = 1: đỉnh (4) Q2 = 1: đỉnh (2) ; (3) Q3 = 1: đỉnh (1); (3) Trang 43 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Sô ñoà maïch logic Trang 44 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Sơ đồ mạch bộ đếm đồng bộ mulo 5 dùng D - FF Trang 45 Bài giảng Vi mạch số Biên soạn... (0) + (2) + [0] R3 = Toff2 + [ Các cung loại 0] = (1) + (3) + [(4)] Trang 47 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Ví dụ 2: Thiết kế hệ tuần tự đồng bộ có ngỏ vào X, ngỏ ra Y và giản đồ trạng thái kèm theo với các trạng thái đựoc mả hóa như sau: S0 = 00; S1 = 01; S2 = 10, mả 11 không dùng a Dùng D - FF b Dùng JK - FF Trang 48 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình c Dùng RS - FF Bài giải... tương ứng trên 2 cạnh Ví dụ: Một hệ tuần tự có lưu đồ thuật toán như sau Trang 56 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2. 26 Lưu đồ thuật toán Vì hệ có 5 trạng thái nên phải dùng mã nhị phân dài 3 bít và các giá trị của mã sẽ được lưu trữ trong 3 FF, sau đây là bảng mã hóa trạng thái của hệ Hình 2. 27 Bảng mã hóa trạng thái Trước tiên, chọn ô số liệu 00 để mã hóa S0 vì S1 và S2 là các trạng... kích thước, giá thành và tăng độ tin cậy Trong phần này sẽ mô tả cách xử dụng ROM, PLA, PAL và bộ đếm cũng như các vi mạch số lập trình khác để tổng hợp hệ logic tuần tự Một hệ tuần tự có thể được thực hiện bằng các FF để lưu giữ trạng thái kết hợp với một mạch ROM hoặc PLA để thực hiện mạch tổ hợp vào và ra 2. 8 Thực hiện bằng ROM Khi dùng ROM để thực hiện hệ tổ hợp thì địa chỉ của ROM là các tín hiệu... S6 nên thay bằng S4 Dẫn đến S1 cũng tương đương S2 nên thay bằng S1, bảng trạng thái tối giản nhận được như sau: S/X S0 S1 S3 S4 0 S1 S3 S0 S0 1 S2 S4 S0 S0 Trang 54 0 0 0 0 1 1 0 0 0 0 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2. 25 Bảng trạng thái tối giản Bài tập 1/ Dùng phương pháp bảng kéo theo đơn giản bảng trạng thái sau 2/ Thiết kế hệ tuần tự đồng bộ dùng JK - FF có 1 ngỏ vào X và 1 ngỏ... 1 khi chuỗi tín hiệu vào là số lẻ S/X S0 S1 S2 0 S0 S1 S2 1 S1 S2 S1 Trang 51 Đầu ra 0 1 0 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2. 19 Giản đồ và bảng trạng thái của hệ kiểm tra lẻ Từ bảng trạng thái cho thấy nếu nhóm S0 và S2 lại với nhau thì hoạt động của mạch cũng không thay đổi nhưng lại giãm bớt được một trạng thái như hình dưới đây: S/X S0 S1 0 S0 S1 1 S1 S2 Đầu ra 0 1 Từ kết quả này... 3/ Đơn giản trạng thái của một hệ tuần tự có 2 ngỏ vào, 1 ngỏ ra và bảng chuyển trạng thái - ra như sau Trang 55 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình 2. 7 Mã hóa trạng thái Mã hóa trạng thái là gán một gía trị nhị phân cho một trạng thái trong của hệ, giá trị này được lưu trữ trong các FF, khi hệ chuyển từ trạng thái này sang trạng thái khác cũng tương ứng với vi c chuyển các mã từ giá trị nhị . Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 33 Phần 2: Hệ logic tuần tự 2. 1. Khái niệm Hệ logic tuần tự là hệ logic có đầu ra không chỉ phụ thuộc. Q1 = 1: đỉnh (4) Q2 = 1: đỉnh (2) ; (3) Q3 = 1: đỉnh (1); (3) Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 44 Sô ñoà maïch logic Bài giảng Vi mạch số Biên soạn Ngô Văn. hệ chỉ được tính từ trạng thái trong thì hệ thuộc loại Moore và tùy thuộc cả vào trạng thái vào thì là hệ loại Mealy. 2. 2 Các phương pháp biểu diễn hệ tuần tự 2. 2.1 Mô tả chức năng Bài giảng