bài giảng vi mạch số phần 1 thiết kế hệ logic tổ hợp

Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 1 Phần 1: Thiết kế hệ logic tổ hợp I. Giới thiệu chung Về cơ bản hệ điều khiển logic được chia làm 2 loại lớn: - Hệ tổ hợp. - Hệ tuần tư. Trong hệ tổ hợp đầu ra tại một thời điểm bất kỳ chỉ phụ thuộc vào trạng thái các đầu vào tại thời điểm đó, nghĩa là không có phần tử nhớ trong mạch, đối với hệ tuần tự thì khác: Trạng thái ngỏ ra tại thời điểm đang xét không những phụ thuộc trạng thái vào tại cùng thời điểm mà còn phụ thuộc vào trạng thái vào trong quá khứ có nghĩa là phải có phần tử nhớ trong mạch. Một hệ logic tuần tự có thể chứa các hệ logic tổ hợp con, những dử liệu thiết kế hệ tổ hợp có thể được cho dưới dạng: - Một tập hợp các mệnh đề. - Biểu thức Boole. - Bảng sự thật. Nếu biết một cách biểu diễn có thể suy ra cách biểu diễn khác, như trong các lĩnh vực thiết kế kỹ thuật khác số lượng thiết bị xử dụng cần phải nhỏ nhất để giãm chi phí, kích thước, tiết kiệm năng lượng và tăng độ tin cậy. Các phương pháp để đạt được sự thực hiện hàm Boole một cách đơn giản nhất còn phụ thuộc vào nhiều yếu tố. Một cách đo độ phức tạp của hàm Boole là đếm số lượng "literal" tức số lượng chữ có trong biểu thức Boole, literal sẻ xác định lượng dây nối và số lượng đầu vào của mạch vì vậy cần phải giãm số lượng literal. Một vấn đề khác là số lượng cổng cần thiết chính điều này quyết định kích thước của mạch, một thiết kế đơn giản nhất là dùng ít cổng nhất chứ không phải ít literal. Yếu tố thứ ba là số mức logic, giãm số mức logic sẻ làm giãm thời gian trể vì tín hiệu đi qua ít cổng hơn nhưng nếu chỉ chú ý đến thời gian thì có thể lại làm cho số lượng cổng tăng lên. Trong phần này trình bày cách thiết kế một hệ tổ hợp để thực hiện mạch logic hai mức, cách dùng các vi mạch có trong thực tế cho đến cách tổng hợp logic nhiều mức để đạt được số lượng cổng cần dùng là ít nhất. II. Quy trình thiết kế Quy trình thiết kế thường được thực hiện theo một số bước sau đây: - Phân tích yêu cầu và xác định tín hiệu vào - ra. - Xác định bảng trạng thái và bảng sự thật. - Đơn giản hóa. - Viết phương trình tổng của tích hoặc tích của tổng. - Vẽ sơ đồ AND - OR hoặc OR - AND. - Biến đổi sang sơ đồ vi mạch thông dụng. - Chọn linh kiện và ráp mạch. Ví dụ: Thiết kế mạch logic điều khiển một bồn chứa nước với sơ đồ công nghệ và yêu cầu như sau: Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 2 - Bơm P chỉ chạy khi giếng đầy nước ( cãm biến D tác động) và bồn chưa đầy (cãm biến A không tác động). - Van V bình thường luôn luôn mở để sẳn sàng cung cấp nước và chỉ đóng lại khi giếng hết nước và đồng thời bồn cũng cạn nước (cãm biến C không tác động) để giử lại một lượng nước an toàn. - Còi hoặc đèn báo động sáng khi hệ thống bị sự cố (A tác động nhưng C lại không tác động). Giải 1. Phân tích yêu cầu và xác định tín hiệu vào - ra Từ sơ đồ công nghệ và yêu cầu điều khiển suy ra tín hiệu vào là: cãm biến A, C và D (để đơn giản xem như không có cãm biến B) và tín hiệu ra gồm: bơm P, van V và đèn BD 2. Xác định bảng trạng thái và bảng sự thật. Bảng trạng thái là một dạng diển tả khác của yêu cầu điều khiển nội dung của bảng sẽ cho biết quan hệ giữa tín hiệu ra với tín hiệu vào. Bài giảng Vi mạch số Biên soạn Ngơ Văn Bình Trang 3 A C D P V BD K.tác động K.tác động K.tác động Dừng Đóng Tối K.tác động K.tác động Tác động Chạy Mở Tối K.tác động Tác động K.tác động Dừng Mở Tối K.tác động Tác động Tác động Chạy Mở Tối Tác động K.tác động K.tác động Dừng Mở Sáng Tác động K.tác động Tác động Dừng Mở Sáng Tác động Tác động K.tác động Dừng Mở Tối Tác động Tác động Tác động Dừng Mở Tối Bảng sự thật là bảng trạng thái khi thay vào đó các giá trị logic tương ứng 0 và 1. Do đó từ một bảng trạng thái có thể dẫn đến nhiếu bảng sự thật khác nhau tùy theo hệ thống thực tế. Trong trường hợp này có thể quy định như sau: Với các cãm biến: Tác động tương đương với 1 và khơng tác động là 0 Bơm P chạy là 1 và dừng là 0. Van đóng là 1 và mở là 0. Đèn BD sáng là 1 và tối l.à 0. Suy ra bảng sự thật như sau. Hình 1.3 Bảng sự thật 3. Đơn giản hóa Q trình đơn giản có thể thực hiện bằng bảng Karnaugh hoặc đại số logic, bảng Karnaugh là một phương pháp đồ thị, trực quan , dể hiểu và thường được áp dụng trong trường hợp số lượng ngỏ vào khơng nhiều lắm. Hình 1.4 Bảng Karnaugh của hàm P Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 4 4/ Viết phương trình tổng của tích hoặc tích của tổng Phương trình đơn giản của hàm P: P = DA ABC ABC ABC ABC    Phương trình đơn giản của hàm BD: BD = AC Riêng hàm V chỉ có một trường hợp bằng 1 nên không cần đơn giản V = DAC 5/ Vẽ sơ đồ AND - OR hoặc OR - AND Hình 1.6 Sơ đồ mạch dạng AND - OR Số vi mạch cần dùng để thực hiện sơ đồ AND - OR 7404 - 6 đảo 7408 - 4 AND 2 input 7411 - 3 AND 3 input 6/ Biến đổi sang sơ đồ vi mạch thông dụng Trong công nghệ vi mạch việc thực hiện bằng các cổng NAND và NOR là hiệu quả hơn. Trong thực tế, các cổng AND và OR được thay thế bằng các cổng NAND và Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 5 NOR với một bộ đảo được đặt thêm ở phía sau. Ngoài ra một hàm logic bất kỳ gồm có AND, OR và NOT có thể được thực hiện bằng cách chỉ dùng các cổng NAND hoăc NOR. Sự chuyển đổi này dựa trên định lý De Morgan AB A B   . A B AB   Hình 1.7 Kết quả của định lý De Morgan Một cổng AND tương đương một cổng NOR với tất cả các ngỏ vào đảo, và một cổng OR tương đương một cổng NAND với tất cả các ngỏ vào đảo. Từ những nguyên tắc vừa trình bày sơ đồ hai mức logic AND - OR được chuyển thành dạng NOR - NOR như sau: Hình 1.8 Sơ đồ mạch dạng NOR Số vi mạch cần dùng 7402 - 4 NOR 2 input 7427 - 3 NOR 3 input III. Vi mạch phức hợp Như đã biết, mạch logic nhiều mức có thể được thực hiện bằng cách ghép các cổng rời, trong công nghệ TTL cũng như CMOS có chế tạo sẳn một số vi mạch nhiều mức logic đơn giản , đó là các cổng phức hợp AOI (AND - OR - INVERT) hoặc OAI (OR - AND - INVERT) nhiều đầu vào Một khối AOI là một mạch logic ba mức bao gồm các cổng AND ở mức thứ nhất, một cổng OR ở mức thứ hai và một cổng đảo ở đầu ra. Tương tự một khối OAI gồm các cổng OR ở mức thứ nhất, một cổng AND ở mức thứ hai và một cổng đảo ở đầu ra. Tóm lại Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 6 nhiều cổng rời rạc được tích hợp lại thành một cổng phức hợp được nối dây sẳn ở bên trong Hình 1.9 Khối AOI 2 ngăn 2 đầu vào Trong hình 1.9 trình bày một cổng AOI hai ngăn (một cổng AND gọi là một ngăn) hai đầu vào (mỗi cổng AND có 2 ngỏ vào). Sớ lượng năn bằng với số lượng đầu vào của cổng OR Ví dụ: Thực hiện hàm XOR bằng khối AOI Phương trình cùa hàm XOR: A B AB AB    Nếu dùng các cổng rời thì phải cần 2 cổng AND 2 đầu vào, một cổng OR 2 đầu vào và 2 cổng đảo. Để thực hiện bằng cổng AOI chỉ cần tìm bù của hàm XOR dưới dâng tổng các tích A B AB AB    Sau đó đưa A và B vào một ngăn của AOI, A, B vào ngăn thứ hai, cổng đảo ở ngỏ ra của AOI sẽ trả về giá trị đúng của hàm XOR Tín hiệu ra - Z: Tín hiệu điều khiển thang chạy lên - Y: Tín hiệu điều khiển thanh chạy xuống Tín hiệu trung gian Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 7 Với mục đích giãm bớt số biến số trong khi xây dựng và biến đổi các hàm logic cần thiết phải tạo ra thêm các biến trung gian, các biến này là kết quả tổ hợp từ các tín hiệu vào ban đầu thỏa mản được yêu cầu hoạt động của thang máy. - c: Tín hiệu cho phép thang máy hoạt động c = b1.b2.b3 b6.b7.b8.b9 - e: Lệnh cho thang máy đi lên. e = a3 + a2.d1 - f: Lệnh cho thang máy đi xuống. f = a1 + a2.d3 - g: Tín hiệu báo hoàn thành mệnh lệnh. g = a1,d1 + a2.d2 + a3.d3 Như vậy từ 15 biến ban đầu nay thu gọn lại chỉ còn 4 biến mới tạo thành 16 tồ hợp biến (2n), ngoài ra thang máy còn có 3 trạng thái: Dừng, lên và xuống. Bước tiếp theo là lập bảng quan hệ biến số - trạng thái. Nhận xét: - Thang máy luôn dừng khi không có c và có g. - Thang máy không thay đổi trạng thái khi có c, không g và đồng thời có e và f hoặc không có cả e và f. Trong các thiết bị logic nhiều đầu ra đôi khi không cho phép nhiều đầu ra cùng tồn tại song song mà chỉ một mà thôi. Do đó, cần phải dùng tín hiệu ra hồi tiếp trở về ngỏ vào, trong trường hợp thang máy để tránh trường hợp này có thể chọn 2 ngỏ ra z và y làm tín hiệu hồi tiếp hình vẽ sau trình bày quan hệ giữa các tín hiệu này với trạng thái của thang máy. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 8 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 9 IV. Sử dụng hàm XOR và XNOR Trong nhiều tình huống thiết kế có thể xử dụng phương pháp đơn giản hóa các hàm logic bàng toán tữ XOR và XNOR vì các hàm này được xủ dụng rộng rải nên chúng được chế tạo sẳn trong công nghệ vi mạch, phần dưới đây sẽ trình bày phương pháp nhận dạng hàm XOR và XNOR trên bìa Karnaugh. Trong phương pháp tối thiểu hóa AND-OR và OR-AND, các số 0 hoặc 1 cạnh nhau theo chiều dọc và chiều ngang được dán lại với nhau, trong trường hợp tối thiểu XOR và XNOR các ô đối diện nhau theo phương chéo hoặc các nhóm ô đối xứng nhau qua một giao điễm của các đường kẻ trong bãng được gọi là Diagonal và các ô hay nhóm ô đối xứng nhau qua một hàng hoặc cột được gọi là Offset như trình bày ở hình sau đây: Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 10 Hình 1.16 Bảng Karnaugh với diagonal và offset Hình 1.16a là một bảng Karnaugh 3 biến A, B, C trong đó diagonal 1 có điểm đối xứng là M, diagonal 2 có điểm đối xứng là N, offset 1 có cột đối xứng là AB, suy ra các biểu thức rút gọn XOR và XNOR như sau: offset 1 = ( ) ( ) CAB CAB C AB AB C A B      offset 2 = ( ) ( ) CAB CAB C AB AB C A B      diagonal 1 = ( ) ( ) CAB CAB ACB CB A C B      diagonal 2 = ( ) ( ) CAB CAB A CB CB A C B      [...]... là chuyển mạch đa mức có hazard động thành mạch logic 2 mức không có hazard Trang 12 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 1. 19 Các loại Hazard 2 Phát hiện và loại trừ hazard trong mạch logic 2 mức Khảo sát hàm sau đây F (A,B,C,D) = ∑ (1, 3,5,7,8,9 ,12 ,13 ) Hình 1. 20 Bảng Karnaugh của hàm F Xét trường hợp khi đầu vào ABCD = 11 00 chuyển sang 11 01 Từ sơ đồ cho thấy khi đầu vào bằng 11 00, đầu ra... cũng xuống 0 Trang 14 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Tiếp theo đó G1 lên 1 làm G3 lên 1 và G5 cũng lên 1, lúc này đầu ra đã chuyển từ 1 xuống 0 rồi lên 1 Cuối cùng G4 chuyển từ 1 xuống 0 làm G5 xuống giá trị cuối cùng là 0 Như vậy đầu ra đã biến đổi từ 1 xuống 0, lên 1 rồi lại xuống 0 VI Các vi mạch thường dùng trong hệ tổ hợp 1 Bộ dồn kênh (multiplex) Còn gọi là bộ đa hợp hoặc chọn tín hiệu... xuất hiện tại ngỏ ra của mạch tổ hợp, mạch có thể tạo ra glitch gọi là mạch có hiện tượng hazard (may rủi), cũng có trường hợp mạch có khả năng hazard nhưng lại không tạo ra glitch, trong phần dưới đây sẽ trình bày phương pháp thiết kế mạch không có hazard (hazard-free circuit) 1 Khái niệm về Hazard Các Hazard gây rắc rối cho hệ thống trong 2 trường hợp Trang 11 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình... gray ở ngỏ ra WXYZ Trang 26 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 1. 43 Bảng sự thật bộ chuyển mã BCD – Gray Hình 1. 44 bảng Karnaugh các hàm W, X, Y, Z Trang 27 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 28 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 1. 45 Thực hiện bộ chuyển mả bằng PAL Vì tập hợp các hàm không có tích số nào chung để chia xẻ nên thích hợp thực hiện bằng mảng PAL... có thể kết hợp các bộ phân kênh chuẩn để tạo nên các bộ phân kênh lớn hơn và kể cả bộ dồn kênh như trong hình 1. 35 cho thấy hai cách tạo nên bộ dồn kênh 32 :1 và trong hình 1. 36 là bộ giải mã 5:32 được tạo nên từ một bộ giải mã 2:4 và 4 bộ giải mã 3:8: Trang 21 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 1. 34 Bộ giải mã TTL 13 8 và 13 9 VII Vi mạch số lập trình - PLD (programmable logic device) Để... Từ sơ đồ cho thấy khi đầu vào bằng 11 00, đầu ra của cổng G1 bằng 1 trong khi đầu ra của cổng G2 bằng 0 Do đó, đầu ra của G3 bằng 1 Khi đầu vào chuyển sang 11 01 thì đầu ra của các cổng vẩn giữ nguyên Bây giờ xem sự thay đổi của ngỏ vào từ 11 01 sang 010 1 lúc này A chuyển xuống 0 và A chuyển Trang 13 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình lên 1 (nhưng phải qua một thời gian trể của cổng đảo) do đó... Các hàm xử dụng 14 tích số trong đó có 2 tích số C A, CA được dùng 2 lần nên thực hiện sơ đồ này bằng mảng PLA là thích hợp Một PLA hay PAL có thể thay thế đến hàng vài chục cổng logic rời là rất bình thường, đây là cách giãm linh kiện rất hiệu quả Do đó, các nhà thiết kế hiện nay rất thường áp dụng khi thiết kế các hệ tổ hợp Trang 30 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 1. 48 Sơ đồ bộ so... tích số này với nhau để tạo ra biểu thức dạng tổng các tích của hàm Trang 22 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Một khối PLA có thể thực hiện một tập hợp các hàm khá phức tạp Độ phức tạp phụ thuộc vào số lượng đầu vào, số lượng các tích số (số lượng các cổng AND) và số lượng đầu ra (số lượng các cổng OR) mà PLA có thể cung cấp Ví dụ một FPLA công nghệ TTL có thể có 16 đầu vào, 48 tích số và... khi hệ thống bị sự cố (A tác động nhưng C lại không tác động) 3 Xử dụng hàm XOR và XNOR đơn giản biểu thức sau: a F = (2,3,5,6,8,9) b F = (2,3,5,6,8,9 ,12 ,15 ) 4 Xử dụng hàm XOR và XNOR đơn giản biểu thức sau: a F =  (0,3,5,6 ,11 ,12 ,15 ) N = 4,7,8 b F =  (1, 7,9 ,10 ,12 ,13 ,15 ) N = 3,5,8 ,11 5 Thế nào là hiện tượng chu kỳ và chạy đua trong mạch tuần tự không đồng bộ? hãy nêu các trường hợp chạy đua trong mạch. .. khác nhau Như vậy là PLD đã rất hiệu quả trong yêu cầu giãm số lượng linh kiện Ví dụ 2: Thiết kế bộ so sánh 2 số nhị phân 2 bít Đầu vào là 2 số nhị phân 2 bít AB và CD, đầu ra là 4 hàm logic được định nghĩa như sau: AB = CD (EQ =1) AB = CD (NE = 1) AB < CD (LT = 1) AB > CD (GT = 1) Trang 29 Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 1. 47 Bảng Karnaugh của bộ so sánh 2 bít Từ bảng Karnaugh suy . Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 1 Phần 1: Thiết kế hệ logic tổ hợp I. Giới thiệu chung Về cơ bản hệ điều khiển logic được chia làm 2 loại lớn: - Hệ tổ hợp. - Hệ tuần. nghĩa là phải có phần tử nhớ trong mạch. Một hệ logic tuần tự có thể chứa các hệ logic tổ hợp con, những dử liệu thiết kế hệ tổ hợp có thể được cho dưới dạng: - Một tập hợp các mệnh đề. -. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 15 Tiếp theo đó G1 lên 1 làm G3 lên 1 và G5 cũng lên 1, lúc này đầu ra đã chuyển từ 1 xuống 0 rồi lên 1. Cuối cùng G4 chuyển từ 1 xuống