CHƯƠNG 3 MỨC LOGIC SỐ doc

BỘ MÔN KỸ THUẬT MÁY TÍNH – KHOA ĐiỆN TỬ39 / 50 Thanh ghi chốt RS hoạt động theo nhịp xung đồng hồ  Sử dụng thêm tín hiệu clock  Mục đích: làm thanh ghi RS chỉ có thể chuyển trạng thái

Trang 1

CHƯƠNG 3

MỨC LOGIC SỐ

Trang 3

BỘ MÔN KỸ THUẬT MÁY TÍNH – KHOA ĐiỆN TỬ

3 / 50

CÁC CỔNG CƠ BẢN

Trang 5

Trang 6

Hàm Logic tương đương – VD

 Ba mạch a,b,c đều đưa ra kết quả : F = A B

Trang 7

7 / 50

Hàm Logic tương đương

 Kiểm tra sự tương đương giữa các mạch?

Trang 8

Các mạch logic số cơ bản

 Mạch tích hợp

 Mạch tổ hợp

 Mạch số học

Trang 9

SSI (Small Scale Integrated) 1-10

MSI (Medium Scale Integrated) 10-100

LSI (Large Scale Integrated) 100-100.000

VLSI (Very Large Scale Integrated) > 100.000

Trang 11

11 / 50

Bộ dồn kênh

(Multiplexers)

 Multiplexer

 2n đầu vào dữ liệu

 n lối vào điều khiển

Trang 13

13 / 50

Trang 14

Bộ phân kênh

(Demultiplexers)

74138 có thể được sử dụng như bộ phân kênh và bộ giải mã

a Bộ dồn kênh b Bộ phân kênh

Trang 15

15 / 50

Mạch giải mã (Decoder)

 Mạch được ứng dụng vào giải mã chọn địa chỉ

 Đầu vào: n bit

 Đầu ra: 2n (lựa chọn 1 trong số các đầu ra)

 Ví dụ: n=3, 2n = 8

I2

I0 I1 In-2 In-1 n đầu vào

O0 O1 O2 O2 n-1 2n đầu ra

Trang 16

 Xét I0=1,I1=1,I2=1 Theo sơ đồ ta có O7=111.

 Những chân xuất từ O0, ,O6 là 000 do có cổng NOT nên biến 1 0, 01

I2

Trang 17

17 / 50

74138 có thể được sử dụng như bộ phân kênh và bộ giải mã

Trang 18

 Mạch Decoder 2 - 4

Trang 19

19 / 50

Logic function

Trang 20

74139: Dual decoder chip

Trang 21

21 / 50

Trang 22

Mạch mã hóa 8 đường ra 3 đường

Trang 23

23 / 50

Trang 24

Mạch mã hóa (Encoder)

Trang 25

25 / 50

Mạch mã hóa (Encoder)(4-2)

Trang 26

Mạch mã hóa (Encoder)

Trang 27

27 / 50

Bộ so sánh

• So sánh 2 từ nhị phân bằng cách so sánh các cặp bit tương ứng VD: A = A3A2A1A0, B = B3B2B1B0

• Đầu ra A=B sẽ có giá trị 1 nếu 2 từ đưa vào là bằng nhau, ngược lại sẽ có giá trị 0.

Trang 29

29 / 50

Bộ dịch - shifter

 VD: Bộ dịch bit 8 bit:

 8 đầu vào: D0 D7; 8 đầu ra: S0 S7

 C xác định hướng dịch chuyển của các bit, nếu C=1: dịch phải một vị trí, nếu C=0: dịch trái một vị trí

Trang 30

Bộ cộng (Adders)

 Bộ cộng nửa (Half-adder)

cộng các bit bậc cao hơn 0

 Bộ cộng đủ (Full-adder)

Trang 31

31 / 50

Trang 32

A 16-bit ripple-carry adder

Trang 33

33 / 50

Trang 35

35 / 50

11

Bộ số học và logic - ALU

ALU 8-bit được xây dựng từ 8 bộ ALU kiểu bit-slices

Trang 36

 Các mạch của máy tính được điều khiển bởi một mạch tạo các chuỗi xung tuần hoàn gọi là xung Clock

 Xung Clock xác định các chu kỳ của máy tính

 Ví dụ:

 Một chu kỳ được ấn định để thực hiện một vi lệnh

 Các ngõ vào của ALU phải có giá trị ổn định khi kết quả ngõ ra được lưu trữ.

delay delay delay

11

Q1 Q0

Q2

Mạch tạo xung Clock

Trang 37

37 / 50

3.3 Bộ nhớ

Trang 39

39 / 50

Thanh ghi chốt RS hoạt động theo nhịp xung đồng hồ

 Sử dụng thêm tín hiệu clock

 Mục đích: làm thanh ghi RS chỉ có thể chuyển trạng thái vào những khoảng thời gian xác

định

 Bình thường clock = 0: không thể chuyển trạng thái

 Clock = 1: thanh ghi phản ứng theo S và R

Trang 40

Thanh ghi chốt D hoạt động theo nhịp xung đồng hồ

 Mục đích: loại trừ tổ hợp R = S = 1 bị cấm

 D=1, clock = 1: Q =1

 D=0, clock = 1: Q = 0

 Qn+1 = Dn

Trang 41

41 / 50

3.3.2 Flip-flop và thanh ghi

Trang 42

3.3.2.1 Flip-flop D

Ký hiệu chuẩn của một số thanh ghi chốt và flip-flop.

 Hình a) là thanh ghi chốt D, chuyển trạng thái khi tín hiệu CK=1, bình

thường CK=0 (chuyển mạch theo mức.)

 Hình b) là thanh ghi chốt D, chuyển trạng thái khi tín hiệu CK=0, bình

thường CK=1 (chuyển mạch theo mức.)

 Hình c) và d) là các Flip-flop, ở lối vào clock của chúng được vẽ ký hiệu đầu mũi tên ‘>‘

 Hình (e): Nhiều thanh ghi chốt và flip-flop ngoài đầu ra Q còn có đầu ra

và có thêm các đầu vào Set hoặc Preset (để thiết lập Q=1) và Reset hay Clear (để thiết lập Q=0)

Trang 43

43 / 50

3.3.2.1 Flip-flop D

 Hình a: chip có chứa 2 flip-flop D độc lập với nhau, có các chân clear và preset.

 Hình b: một loại chip khác chứa 8 flip-flop D

Trang 44

Một số loại Flip-Flop điển hình

 Tìm hiểu và mô tả chi tiết hoạt động (bao gồm cả bảng trạng thái) của một số loại Flip-Flop sau

Trang 45

45 / 50

3.3.2.2 Thanh ghi - Register

 Là một nhóm các phần tử nhớ cơ bản cùng hoạt động như một đơn vị.

 Thanh ghi thực hiện các nhiệm vụ: nhớ, tính toán số học - dịch trái, dịch phải hoặc các thao tác khác phức tạp hơn nữa.

 Các thanh ghi làm nhiệm vụ nhớ thường được xây dựng từ các flip-flop, chúng cần có khả năng hoạt động ở tốc độ cao hơn các thanh ghi được sử dụng trong bộ nhớ chính.

Trang 46

3.3.2.2 Thanh ghi - Register

Thanh ghi đệm 4-bit, sử dụng 4 flip-flop D.

Trang 47

47 / 50

3.3.3 Bộ nhớ ROM

 ROM (Read Only Memory) là bộ nhớ giữ thông tin cố định, không thay đổi nội dung ngay cả khi ngắt nguồn điện nuôi:

 ROM có thể nạp chương trình (PROM - Programmable ROM)

 ROM có thể xoá (Erasable ROM)

Trang 48

3.3.3.1 ROM mặt nạ

 Thường được tổ chức dưới dạng ma trận.

 Có đi-ốt tại vị trí (i,j): 1

Trang 49

49 / 50

3.3.3.2 PROM - ROM có thể nạp chương

trình

 Giống ROM mặt nạ:

 Các phần tử nhớ được bố trí ở giao

điểm của các dây hàng và cột

 Một cầu chì sẽ đóng vai trò của

công tắc có hai trạng thái là đóng, mở.

 Khác ROM mặt nạ:

 Chip PROM khi xuất xưởng chưa

được ghi nội dung, tất cả các cầu chì đều chưa đứt.

 NSD có thể tự ghi nội dung bằng

một thiết bị chuyên dụng – ROM Writer.

Trang 50

3.3.3.3 EPROM - ROM có thể xoá và ghi lại

 Phần tử nhớ là 1 transistor MOS, có 3 cực: S (nguồn), D (góp), Gốc).

 Giá thành cao hơn PROM.

Trang 51

51 / 50

Tổ chức bộ nhớ

Chọn

Điều khiển

Dữ liệu vào

Điều khiển

Dữ liệu ra

Ô nhớ

 Phần tử nhớ là các mạch D-latch

 Tổ hợp các bits thành các words

Trang 53

53 / 50

 Tổ chức chip nhớ

CHIP NHỚ

.

Trang 54

 Tổ chức chip nhớ

 Các đường địa chỉ: A0 ÷ An - 1 → có 2n ngăn nhớ.

 Các đường dữ liệu: D0 ÷ Dm - 1 → độ dài ngăn nhớ là m

bit.

 Dung lượng chip nhớ: 2n x m bit

 Các đường điều khiển:

 Tín hiệu chọn chip: CS (Chip Select)

 Tín hiệu điều khiển đọc: RD / OE

 Tín hiệu điều khiển ghi: WR / WE

CHIP NHỚ

.

Trang 55

55 / 50

Tổ chức của DRAM

 Dùng n đường địa chỉ dồn kênh → cho phép truyền 2n bit địa chỉ

 Tín hiệu chọn địa chỉ hàng RAS (Row Address Select)

 Tín hiệu chọn địa chỉ cột CAS (Column Address Select)

 Dung lượng của DRAM: 2n x m bit

Trang 56

Thiết kế module nhớ bán dẫn

 Đặt vấn đề

 Tăng độ dài ngăn nhớ ( tăng m )

 Tăng số lượng ngăn nhớ ( tăng n )

 Kết hợp cả hai loại ( tăng m và n )

Trang 57

57 / 50

 Ví dụ 1:

 Cho chip nhớ SRAM: 8K x 4 bit

 Hãy thiết kế modul nhớ 8K x 8 bit



 Dung lượng chip nhớ: ?

 Chip nhớ có: ? đường địa chỉ và ? đường dữ liệu

 Modul nhớ cần có:? đường địa chỉ và ? đường

dữ liệu

Trang 58

 Tăng độ dài ngăn nhớ ( tăng m )

Trang 59

59 / 50

WE

OE

D4÷ D7

Trang 60

 Tăng độ dài ngăn nhớ ( tăng m)

 Cho chip nhớ 2n x m bit

 Cần thiết kế modul nhớ 2n x (k.m) bit

⇒ Cần ghép nối k chip nhớ

Trang 61

61 / 50

 Tăng số lượng ngăn nhớ ( tăng n )

 Ví dụ 2:

Trang 62

 Tăng số lượng ngăn nhớ ( tăng n )

 Ví dụ 2:

 Cho chip nhớ SRAM: 4K x 4 bit

 Hãy thiết kế modul nhớ 8K x 4 bit

 13 đường địa chỉ ( A0 ÷ A12 ), 4 đường dữ liệu ( D0 ÷ D3 )

 212+1=213  ý tưởng xây dựng mạch như thế nào?, sử dụng thêm mạch gì?

Trang 63

63 / 50

1 0

D0 ÷ D3

D0÷ D3CS

WE OE

A0÷ A11

D0÷ D3CS

WE OE

A Y0

G Y1

A12

CS

Trang 64

 Tăng số lượng ngăn nhớ ( tăng n ) tổng quát

⇒ Cần ghép nối 2k chip

và phải dùng bộ giải mã k: 2k (k → 2k)

Trang 65

65 / 50

 Kết hợp cả hai loại ( tăng m và n )



 Dung lượng chip nhớ: ?

 Chip nhớ có: ? đường địa chỉ , ? đường dữ liệu

 Modul nhớ cần có: ? đường địa chỉ , ? đường

dữ liệu

Trang 66

 Kết hợp cả hai loại ( tăng m và n )

Trang 67

67 / 50

A0÷A12

D0÷D3CS

WE OE

A0÷A12

D0÷D3CS

WE OE

A0÷A12

D0÷D3CS

WE OE

A0÷A12

D0÷D3CS

Trang 68

 Bài toán tăng số lượng và độ dài tổng quát:

 Cho chip nhớ 2n x m bit

 Cần ghép nối modul nhớ: 2p+n x (q.m) bit

 ⇒ Cần ghép nối q.2p chip thành 2p bộ, mỗi bộ q chip và phải dùng bộ giải mã p: 2p (p → 2p)

Trang 69

69 / 50

Không gian nhớ

216 = 64K

Segment (16 bit)Offset (16) n

220 = 1MB không gian nhớ

xxxx xxxx xxxx xxxx 0000

Tghi 16 bit  dịch trái 4

xxxx xxxx xxxx xxxx xxxx

20 bit

• segment = 16 bit  số lượng segment: 216 = 64k đoạn

• offset = 16 bit  kích thước tối đa của đoạn: 64KB

 Không gian logic: 216 x 216 = 64 kđoạn x 64kB ~ 4G >> 1M vật lý

x

x +1

16 byte

Trang 70

Giải mã địa chỉ

Lý do cần giải mã địa chỉ khi ghép nối các vi mạch nhớ với VXL:

 Gán địa chỉ cụ thể (trong toàn bộ không gian địa chỉ của bộ nhớ) cho từng mạch nhớ

 Nếu không có bộ giải mã địa chỉ thì chỉ nối được một phần vi mạch nhớ tới bộ VXL

 VD: Khi ghép nối vi mạch nhớ EPROM 2716 2Kx8 tới bộ VXL 8088.

 Số chân địa chỉ của 8088: ?

 Số chân địa chỉ của 2716: ?

Dung lượng tối đa mà 8088 có thể sử dụng khi dùng:

 Bộ giải mã

 Không dùng bộ giải mã

Trang 71

71 / 50

Giải mã địa chỉ

Lý do cần giải mã địa chỉ khi ghép nối các vi mạch nhớ với VXL:

 Gán địa chỉ cụ thể (trong toàn bộ không gian địa chỉ của bộ nhớ) cho từng mạch nhớ

 Nếu không có bộ giải mã địa chỉ thì chỉ nối được một phần vi mạch nhớ tới bộ VXL

 VD: Khi ghép nối vi mạch nhớ EPROM 2716 2Kx8 tới bộ VXL 8088.

 Số chân địa chỉ của 8088: 20 chân

 Số chân địa chỉ của 2716: 11 chân

bộ VXL 8088 sẽ gửi địa chỉ trên 20 bit trên bus địa chỉ Nếu chỉ nối 11 chân địa chỉ của 8088 với 2716 thì 8088 chỉ nhìn thấy 2KB bộ nhớ thay vì 1MB như nó có thể

Trang 72

Giải mã địa chỉ - Bộ giải mã cổng NAND

8088

  Phân tích, vẽ sơ đồ mạch?

Trang 73

73 / 50

 VD: giải mã địa chỉ cho vi mạch nhớ EPROM 2716 2Kx8 ghép nối với 8088

Phân tích:

 EPROM 2716 2Kx8  11 đường địa chỉ: A10 – A0, 8 đường dữ liệu D7 – D0

 8088 có 20 đường địa chỉ: A19-A0

 Các chân từ A10-A0 của 8088 được nối với đầu vào địa chỉ từ A10 – A0 của 2716

 Các chân A19 – A11 được nối với đầu vào của bộ giải mã cổng NAND

Trang 74

D7

Trang 75

75 / 50

 Đầu ra NAND = 0 khi các chân A19 – A11 = 1 và IO/M =0.

 20 bit địa chỉ của các ô nhớ trong EPROM có dạng:

1111 1111 1XXX XXXX XXXX

 Khoảng địa chỉ dành cho EPROM là từ:

1111 1111 1000 0000 0000 = FF800H Đến:

1111 1111 1111 1111 1111 = FFFFF H

Trang 76

Giải mã địa chỉ - Bộ giải mã 74LS138

 Mạch giải mã 74LS138

Trang 77

77 / 50

 Bảng chân lý của 74LS138

Trang 78

 A, B, C sẽ chọn đầu ra nào =0 Đầu ra

bộ giải mã được nối với CE hay CS của

vi mạch nhớ

Trang 79

79 / 50

 Ví dụ: Giải mã địa chỉ cho bộ nhớ 64Kx8 (gồm 8 EPROM 2764 – 8Kx8) trong hệ VXL 8088

Trang 80

Trang 81

81 / 50

 Nhận xét:

có một vi mạch nhớ được chọn và gửi dữ liệu của nó trên bus

Trang 82

 Dạng địa chỉ một ô nhớ được giải mã:

Trang 83

83 / 50

 Khoảng địa chỉ của vi mạch nhớ nối tới đầu ra của bộ giải mã

 VD: xác định khoảng địa chỉ của vi mạch nhớ nối tới đầu ra 0, vi mạch này được chọn khi CBA

= 000

Trang 84

 Dạng địa chỉ vi mạch nhớ:

1111 000X XXXX XXXX XXXX

 Khoảng địa chỉ

1111 0000 0000 0000 0000 = F0000H Đến: 1111 0001 1111 1111 1111 = F1FFFH

Trang 85

85 / 50

 Về nhà: Đọc về bộ giải mã kép 2- 4 (74LS139)

Trang 87

87 / 50

Ý tưởng chung:

 Khi cần truy cập một từ, từ đó sẽ được chuyển từ bộ nhớ lớn tốc độ thấp (bộ nhớ chính - main memory) về

bộ nhớ nhỏ tốc độ cao (bộ nhớ cache), để lần sau nếu được sử dụng thì có thể truy cập nhanh hơn.

Trang 88

 Có thể nằm trong chip CPU hoặc ngay trên bản mạch CPU

 Cache hoạt động theo sự điều khiển của vi chương trình

Trang 89

89 / 50

Bộ nhớ đệm

(Bộ nhớ Cache)

 Bộ nhớ cache thường là một phân đoạn dùng với bus riêng được nối với CPU

 Dùng để lưu giữ dữ liệu và mã lệnh mà CPU hay truy cập đến

Trang 91

91 / 50

 Ở thế hệ máy cũ, L2 còn nằm trên mainboard

 Ngày nay, L1, L2 đều được tích hợp trên CPU

Trang 92

 Trên CPU đa lõi:

 Với các CPU dual-core Pentium D và AMD được xây dựng trên kiến trúc K8, mỗi lõi của CPU lại

có Cache nhớ L2 riêng của chính nó Chính vì

vậy mỗi một lõi làm việc như nó đang làm việc

cho một CPU độc lập

 Các CPU dual-core của Intel được xây dựng trên kiến trúc Core và Pentium M thì hai Cache nhớ L2 lại có thể được chia sẻ giữa hai lõi

Trang 93

93 / 50

 Hoạt động của bộ nhớ Cache

cache)

Trang 94

 Tổ chức Cache

được truy xuất thì các phần tử tiếp theo cũng có thể được truy xuất

 Ví dụ: Các chỉ thị trong chương trình thường được truy cập tuần tự

 Truy cập một phần tử của mảng

truy xuất thì nó có thể được truy xuất lại trong một khoảng thời gian ngay sau đó

 Ví dụ: vòng lặp của chương trình

Trang 95

95 / 50

 Phân chia bộ nhớ thành các khối

định các khối của từ nhớ và các phương thức định vị của khối nhớ đó

Trang 96

 Cấu trúc bộ nhớ cache

Trang 97

97 / 50

 Cache:

 Chia thành các Line: Tag và Block

 Tag: lưu địa chỉ của ô nhớ được chuyển vào cache từ main memmory (RAM)

 Block lưu dữ liệu của block chuyển từ MainMem vào.

 Main Memory:

 Chia thành các block có kích thước bằng block trên Cache.

 Trong mỗi block lại được chia thành k word.

 Vậy:

 Trên MainMem có 2n word => số block = 2n/k

 Kích thước của cache = C * k word

Định dạng
Số trang	153
Dung lượng	2,24 MB