Đang tải... (xem toàn văn)
Chương 2 trình bày về Mức logic số. Nội dung cụ thể của chương này gồm có: Mạch số, mạch tổ hợp, mạch tuần tự, thanh ghi và bộ nhớ,...Mời các bạn cùng tham khảo để nắm chi tiết nội dung của bài giảng!
n thông tin nhị phân từ 2n ngõ nhập đưa ngõ xuất Việc chọn dựa theo n ngõ nhập chọn Thiết kế: z z (Ứng dụng: biến tín hiệu ngắt thành số hiệu thiết bị phát sinh ngắt) Mở rộng mạch giải mã: z Xây dựng mạch giải mã từ mạch giải mã có kích thước nhỏ z VD: MUX – từ MUX - z Giải thích: a Mạch dồn (MUX) Tích tổng (Product of Sum – POS) thay Tổng tích (Sum of Product – SOP) z A0 Y 1 1 Mạch dồn mạch phân Ngược lại với giải mã (h 7) Thiết kế phương pháp phân tích z A1 0 1 0 1 z z a2 a1 a0 0 0 0 1 1 z 0 z 1 1 1 Hãy vẽ mạch giải mã – Ý nghĩa cổng AND (dẫn thơng tín hiệu: x * = x), thời điểm có cổng thơng Đưa ngõ vào chọn cho cổng AND Kết luận: MUX tạo từ mạch giải mã n – 2n, thêm 2n đường nhập (h 2.8) b Mạch phân (DEMUX) z Nhận ngõ nhập phân bổ đến nhiều (2n) vị trí xác định (h mạch dồn – mạch phân – 4) ******************** z Ứng dụng mạch dồn mạch phân: Dẫn thông tin theo đường truyền liệu chung (h10) z Bài tập: 1, 2, 3, (tr 31 32) Chuyển tín hiệu 102 cho mạch dồn 002 cho mạch phân 2x4 Decoder E E E E 3x8 Decoder 3x8 Decoder 3x8 Decoder 3x8 Decoder 2.3 Mạch z Tổng quát z Các hệ thống số cần có thành phần lưu trữ z Tuần tự đồng hóa xung đồng hồ z z Ngõ phụ thuộc ngõ vào trước (mạch có nhớ) Mạch lật (Flip Flop – FF) z z z z z Mạch lật lề (h 3.5) z S R Q(t+1) 0 Q(t) 1 1 ? Mạch đơn gián nhất, lưu bit nhị phân Có ngõ ra: trị bình thường (Q), trị bù (Q’) Bảng đặc tính: Q(t): tr thái tại, Q(t+1): tr thái kế Phân loại: z z z z Mạch lật SR (Set – Reset) z (xem bảng đặc tính) Mạch lật D (Data) z Thêm cổng đảo S R (h 3.1 3.2) (thêm h 10) z Số ngõ vào Cách thức ngõ vào tác động đến ngõ Mạch lật JK (J K) z z Gồm mạch lật: chủ tớ Q(t+1) = Q’(t) J = K = z Mạch lật T (Toggle) z (h 3.3 3.4) z ngõ vào J, K kết nối thành T (J = K = T) z Mạch z z z z S R Q(t+1) Q(t) Q(t+1) S R 0 Q(t) 0 X 0 1 1 0 1 ? 1 X z Biểu thức Bool mô tả mạch tổ hợp tạo ngõ nhập cho mạch lật Qui trình thiết kế mạch tuần tự: Chuyển đặc tả sang lược đồ trạng thái Chuyển lược đồ trạng thái sang bảng trạng thái z Xây dựng lược đồ luận lý từ bảng trạng thái Ví dụ: mạch đếm nhị phân z z Bảng trạng thái mạch lật: z z Bảng kích thích (tự xem) z Bảng liệt kê tổ hợp nhập cần có để tạo thay đổi trạng thái yêu cầu z Gồm cột Q(t) Q(t+1) cột cho ngõ vào z Ký hiệu X: điều kiện không cần (hoặc tùy chọn): có cách chuyển tiếp Phương trình nhập mạch lật: z Kết nối mạch lật với cổng Ví dụ: h 3.7 Gồm phần: (bảng 3.2) trạng thái hành, nhập, trạng thái kế, xuất Lược đồ trạng thái z z Thể hình ảnh bảng trạng thái (h 3.8) Hình tượng chuyển tiếp trạng thái, giúp hiểu hoạt động mạch 2.4 Thanh ghi nhớ z Bài tập 8, 9, 10, (11) z Thanh ghi (Register) z Lưu nhiều (n) bit, gồm n mạch lật Lưu liệu cung cấp cho mạch khác z Điều khiển việc chuyển thông tin cổng Các ghi đặc biệt: z z z z Ví dụ: 4.1 Mạch đếm (Counter) Thanh ghi dịch (Shift register) z Thanh ghi nạp song song z Khảo sát ghi nạp song song z z Thanh ghi dịch z Khảo sát ghi dịch chiều nạp song song Khi Load = Khi Load = Thanh ghi dịch chiều nạp song song (h 4.4) Khi S1S0 có giá trị 00 , 01 , 10 , 11 chức tương ứng : z Mạch đếm nhị phân z (áp dụng từ thiết kế mạch tuần tự) z Bộ nhớ z z z z z Lưu trữ truy xuất theo đơn vị từ (word) Kích thước word ? Kích thước nhớ ? Bộ nhớ truy cập (RAM) Bộ nhớ đọc (ROM) ... z Bài tập: 1, 2, 3, (tr 31 32) Chuyển tín hiệu 1 02 cho mạch dồn 0 02 cho mạch phân 2x4 Decoder E E E E 3x8 Decoder 3x8 Decoder 3x8 Decoder 3x8 Decoder 2. 3 Mạch z Tổng quát z Các hệ thống số cần... Bảng đặc tính: Q(t): tr thái tại, Q(t+1): tr thái kế Phân loại: z z z z Mạch lật SR (Set – Reset) z (xem bảng đặc tính) Mạch lật D (Data) z Thêm cổng đảo S R (h 3.1 3 .2) (thêm h 10) z Số ngõ vào... 3 .2) trạng thái hành, nhập, trạng thái kế, xuất Lược đồ trạng thái z z Thể hình ảnh bảng trạng thái (h 3.8) Hình tượng chuyển tiếp trạng thái, giúp hiểu hoạt động mạch 2. 4 Thanh ghi nhớ z Bài