Võ Tuấn Minh, Lê Quốc Khánh, Trần Quốc Huy, Ngô Minh Trí 68 PHÂN TÍCH SỰ ẢNH HƯỞNG CỦA ĐỘ PHÂN GIẢI BỘ CHUYỂN ĐỔI SỐ/ THỜI GIAN KHI ĐƯỢC SỬ DỤNG TRONG VỊNG KHĨA PHA SỐ BANG-BANG KIỂU BỘI SỐ THẬP PHÂN-N ANALYSIS OF EFFECT OF DIGITAL/ TIME CONVERTER RESOLUTION WHEN BEING USED IN FRACTIONAL-N DIGITAL BANG-BANG PHASE-LOCKED-LOOPS Võ Tuấn Minh*, Lê Quốc Khánh, Trần Quốc Huy, Ngô Minh Trí Trường Đại học Bách khoa – Đại học Đà Nẵng1 *Tác giả liên hệ: vtminh@dut.udn.vn (Nhận bài: 16/12/2021; Chấp nhận đăng: 09/2/2022) Tóm tắt - Trong báo này, dựa phân tích chế hoạt động chuyển đổi số/ thời gian (DTC) sử dụng vịng khóa pha số Bang-Bang kiểu bội số thập phân-N, nhóm tác giả suy tần số hài thập phân xuất phổ lượng nhiễu pha tín hiệu Ngồi ra, dựa mơ hình mơ vịng khóa pha sử dụng MATLAB, nhóm tác giả khảo sát đưa giá trị thích hợp cho độ phân giải DTC để vừa giúp cho hài khơng xuất đảm bảo tính tuyến tính DTC Các kết đạt báo áp dụng vào thiết kế vịng khóa pha thực tế sử dụng tổng hợp tần số hiệu cao ứng dụng không dây Abstract - In this paper, based on an analysis of operating principle of digital/time converter (DTC) employed in fractionalN digital Bang-Bang phase-locked-loops, the authors derive an estimation of frequency of fractional spur appearing in the phase noise power spectra density of output signal Furthermore, based on a simulation model for the phase-locked-loop built in MATLAB, the authors also examine and provide a proper value for the DTC time resolution in order to not only prevent fractional spur from happening but also guarantee the linearity of the DTC The results obtained in the paper can be used to design the phaselocked-loop in practice working as high-performance frequency synthesizer in wireless applications Từ khóa - Vịng khóa pha số (PLL); kiểu bội số thập phân-N; chuyển đổi số/ thời gian (DTC); điều chế số Delta-Sigma; lỗi lượng tử Key words - Digital phase-locked loop (PLL); fractional-N; digital phase-locked loop; digital/time converter (DTC); digital Delta-Sigma modulator (DSM); quantization error Giới thiệu Ngày nay, tổng hợp tần số thành phần thiếu hệ thống vi mạch điện tử tích hợp Nó sử dụng để tạo xung đồng hồ nhằm mục đích đồng hóa hoạt động hệ thống dùng để điều chế/ giải điều chế (tách sóng) tín hiệu truyền mạng không dây Về bản, tổng hợp tần số dễ dàng cấu thành cổng logic đảo (Inverter) mắc dây chuyền thành vịng kín, lợi dụng độ trễ cổng logic này, nhiên, mạch thường có hiệu thấp tần số tín hiệu tạo bị ảnh hưởng nhiều yếu tố quy trình sản xuất, độ rung điện áp thay đổi nhiệt độ Do vậy, ứng dụng đòi hỏi hiệu cao, tổng hợp tần số cấu tạo dựa cấu trúc vịng khóa pha (PLL) sử dụng mạch tạo dao động từ cuộn cảm tụ Tần số tín hiệu tạo PLL có tính ổn định cao nhờ thơng qua hệ thống điều khiển hồi tiếp âm nguồn vào (thạch anh) cung cấp tín hiệu tham chiếu có tần số gần khơng bị ảnh hưởng yếu tố xung quanh Ngoài ra, tần số tín hiệu PLL điều chỉnh linh hoạt thơng qua bội số N, số nguyên số thập phân Tuy vậy, để có độ phân giải tần số cao, PLL kiểu bội số thập phân điều bắt buộc Thật vậy, tần số tham chiếu Fref độ phân giải tần số Fref trường hợp PLL kiểu bội số nguyên Trong thực tế, Fref thường mức MHz cao độ phân giải tần số yêu cầu ứng dụng không dây rơi vào khoảng vài kHz [1, 2] Hình BB PLL số kiểu bội số thập phân-N sử dụng DTC Một cách tổng quát, PLL số kiểu bội số thập phân-N bao gồm khối sau: Khối so sánh pha (phase detector: PD), lọc thông thấp (low-pass filter: LPF), mạch tạo dao động điều khiển tín hiệu số (digitally controlled oscillator: DCO), khối chia tần số (frequency divider: DIV) Hình Khối PD so sánh pha (thời gian) chênh lệch tín hiệu tham chiếu, ref, tín hiệu hồi tiếp fb, để đưa tín hiệu số e, có độ lớn tương ứng Tín hiệu e sử dụng để điều khiển trực tiếp khối DCO nhằm tổng hợp tần số mong muốn, thường lớn Fref nhiều lần Tuy nhiên, e biến thiên nhanh tín hiệu điều khiển khối DCO cần ổn định (lý tưởng tín hiệu chiều, DC), đó, khối LPF đặt PD DCO tín hiệu tw biến thiên chậm nhiều so với e Ở khía cạnh khác, để giảm chênh lệch pha (tức để khóa pha) ngõ vào PD, tần số tín hiệu hồi tiếp phải với tần số tham chiếu, vậy, khối DIV đặt đường truyền hồi tiếp Tuy nhiên, khối DIV chia tần số theo số chia nguyên, để chia cho số chia thập phân N, điều The University of Danang - University of Science and Technology (Vo Tuan Minh, Le Quoc Khanh, Tran Quoc Huy, Ngo Minh Tri) ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ - ĐẠI HỌC ĐÀ NẴNG, VOL 20, NO 4, 2022 chế (Delta-Sigma modulator: DSM) phải sử dụng [3, 4] Cụ thể, số chia tức thời, mc, điều chỉnh DSM, N giá trị trung bình mc Ví dụ, để tạo tín hiệu có tần số 69,125 (N) lần Fref, mc thiết lập 69 70 chu kỳ tham chiếu Tuy vậy, việc sử dụng DSM lại dẫn đến phát sinh lỗi lượng tử, tức chênh lệch N mc chu kì tham chiếu, khiến cho khoảng biến thiên pha ngõ vào PD tăng lên Trong mạch PLL cổ điển, để phủ hết khoảng biến thiên này, PD phải có dải xử lý rộng, khiến lượng tiêu hao tăng theo Nhằm giải vấn đề này, giải pháp sử dụng DTC để loại bỏ lỗi lượng tử đề xuất, [5], nhanh chóng sử dụng rộng rãi [6-11] Nhờ vậy, ta sử dụng PD với 1-bit, hay cịn gọi Bang-Bang (BB) PD, có khoảng biến thiên pha ngõ vào để giảm thiểu điện tiêu thụ Rất tiếc, sử dụng rộng rãi, nay, chưa có tài liệu đề cập cụ thể đến ảnh hưởng độ phân giải DTC đến hiệu PLL Trong nghiên cứu này, với mục đích thiết lập tiêu chí thiết kế cho DTC, trước tiên, nhóm tác giả phân tích hoạt động khối Dựa vào đó, đưa cơng thức ước lượng tần số hài điều kiện để hài xuất độ phân giải DTC thay đổi Nhờ vậy, chọn độ phân giải DTC cách phù hợp, tối ưu hóa mối tương quan với tính tuyến tính, tính phức tạp thiết kế Nhiễu lượng tử Trong trạng thái khóa pha, tức, chênh lệch pha ngõ vào PD xấp xỉ zero, tần số tín hiệu ra, Fdco(z), N lần tần số tham chiếu, Fref Nói cách khác, (1) 𝑇𝑟𝑒𝑓 = 𝑁𝑇𝑑𝑐𝑜 (𝑧) với Tref Tdco(z) chu kì tín hiệu tham chiếu tín hiệu Tuy nhiên, đề cập, số chia tức thời DIV, mc(z) số nguyên nên chu kì tham chiếu, lượng lỗi lượng tử (còn gọi nhiễu lượng tử), q(z) = N – mc(z) [12], tạo Do vậy, khơng có khối DTC, chu kì tín hiệu hồi tiếp trở thành (2) 𝑇𝑓𝑏 (𝑧) = 𝑇𝑑𝑖𝑣 (𝑧) = [𝑁 − 𝑞(𝑧)]𝑇𝑑𝑐𝑜 (𝑧) với Tdiv(z) chu kì tín hiệu khối DIV So sánh (1) (2), rõ ràng, lỗi lượng tử dẫn đến chênh lệch chu kì tín hiệu tham chiếu tín hiệu hồi tiếp lượng q(z)Tdco(z) Mặt khác, gọi t(z) độ chênh lệch thời gian ngõ vào PD, ta có [13]: (3) ∆𝑡(𝑧) = ∆𝑡(𝑧)𝑧 −1 + 𝑇𝑟𝑒𝑓 − 𝑇𝑓𝑏 (𝑧) Từ (3), chênh lệch chu kì cộng dồn khiến cho t(z) biến thiên khoảng lớn, rằng, giá trị trung bình t(z) sau nhiều chu kì tham chiếu khơng Cụ thể, bậc DSM khoảng biến thiên t(z) Tdco(z), bậc DSM khoảng biến thiên 2Tdco(z) [12] Vì lí này, DTC thêm vào phía sau DIV nhằm loại bỏ lỗi thời gian q(z)Tdco(z) chu kì tham chiếu Gọi Ldtc độ phân giải thời gian DTC, giả sử DTC tuyến tính, lúc lượng thời gian cần thiết tạo DTC để loại bỏ nhiễu lượng tử là: (4) 𝑐𝑤(𝑧)𝐿𝑑𝑡𝑐 = 𝑞(𝑧)𝑇𝑑𝑐𝑜 (𝑧) 69 với, cw(z) tín hiệu số điều khiển DTC Về mặt tốn học, cw(z) số nguyên, tăng giảm cw(z) dẫn đến tăng giảm thời gian Ldtc Rất tiếc, đẳng thức (4) điều không xảy thực tế xuất phát từ khác độ phân giải khối Thật vậy, đại lượng N, mc(z), q(z) cw(z) mà đề cập thực chất chuỗi bit biểu diễn hệ thập phân, có độ dài bit khác Lặp lại ví dụ phần trước, với N = 69,125, mc(z) = 69 q(z) = 0,125 Giả sử rằng, Fref = 52 MHz lúc độ phân giải tần số PLL cần q(z)Fref = 6,5 MHz Từ ví dụ này, ta suy rằng, để đạt độ phân giải tần số mức kHz tần số tham chiếu mức vài chục MHz, chiều dài bit q(z) phải 15-bit, vậy, mức thời gian tối thiểu mà nhiễu lượng tử gây nhỏ Tdco(z)/215 Để DTC loại bỏ hoàn toàn nhiễu lượng tử chu kì tham chiếu, độ phân giải thời gian DTC phải mức tương tự Thật không may, để đảm bảo tính tuyến tính DTC đồng thời phải phủ khoảng biến thiên t(z) đề cập, như, giới hạn cơng nghệ, độ phân giải DTC có Thực tế, độ dài bit chuỗi cw(z) áp dụng mạch hiệu chuẩn mức 10 đến 11-bit [5-11] Vì lí này, sử dụng DTC, việc loại bỏ hồn tồn nhiễu lượng tử điều khơng thể Mặc dầu độ chênh lệch thời gian gây lượng nhiễu lượng tử cịn lại chu kì tham chiếu, cw(z)Ldtc – q(z)Tdco(z), nhỏ, nhỏ Ldtc, nhiên, không giải triệt để, cộng dồn sau nhiều chu kì khiến cho t(z) tăng lên Trường hợp xấu nhất, gây lỗi phi tuyến tạo hài phổ tín hiệu Để giảm thiểu phát sinh này, mạch PLL sử dụng DTC, khối DSM bậc đặt trước DTC, [11], Hình để lưu cộng dồn phần dư Khi tổng cộng dồn vượt Ldtc cw(z) tăng thêm để dùng DTC loại bỏ phần này, đảm bảo giá trị t(z) ln nhỏ Hình Tín hiệu điều khiển DIV DTC Nhờ khối DSM, phân bổ lượng theo tần số nhiễu lượng tử lại ngõ DTC có chiều hướng dịch qua miền tần số cao, vậy, lợi dụng tính chất lọc mạch PLL mà ta đề cập phần sau, phần lớn lượng nhiễu lượng tử lại loại bỏ Ở đây, ta phân tích cụ thể phân bổ lượng Cấu trúc DSM bậc đặt trước khối DTC mô tả Hình Trong trường hợp khơng có khối DSM tín hiệu cw(z) tạo cách đưa tín hiệu cw’(z), tín hiệu thỏa mãn đẳng thức (4) có độ dài bit với q(z), qua hàm floor nhằm cắt bỏ bit có trọng số bé bên phải Hàm floor làm phát sinh lỗi lượng tử nhị phân, E(z), có giá trị nhỏ Ngoài ra, E(z) nhiễu trắng, có lượng phân bổ miền tần số phương sai xấp xỉ 1/12 [3] Võ Tuấn Minh, Lê Quốc Khánh, Trần Quốc Huy, Ngơ Minh Trí 70 động LPF, theo sau khối tích phân pha tạo tích phân tần số theo thời gian; Và, khối chia tần số DIV biểu diễn hệ số 1/N, [14] Hình DSM bậc Trong cấu trúc DSM, E(z) chu kì trước hồi tiếp cộng dồn vào cw’(z), (5) 𝑐𝑤 ′ (𝑧) + 𝐸(𝑧)𝑧 −1 − 𝑐𝑤(𝑧) = 𝐸(𝑧) Gọi qdtc(z) nhiễu lượng tử cửa DTC, ta có (6) 𝑞𝑑𝑡𝑐 (𝑧) = 𝑐𝑤 ′ (𝑧) − 𝑐𝑤(𝑧) = 𝐸(𝑧)(1 − 𝑧 −1 ) suy chênh lệch thời gian gây lượng nhiễu lượng tử lại Tdtc(z) = qdtc(z)Ldtc Sử dụng phép biến đổi Fourier cách thay 𝑧 = 𝑒 𝑗2𝜋𝑓/𝐹𝑟𝑒𝑓 với j2 = –1, f tần số, ta có phân bổ lượng nhiễu lượng tử lại miền tần số 𝑆𝑑𝑡𝑐 (𝑓) = |𝑇𝑑𝑡𝑐 (𝑓)|2 = 𝐿2𝑑𝑡𝑐 3𝐹𝑟𝑒𝑓 (sin 𝜋𝑓 𝐹𝑟𝑒𝑓 ) (7) Kết công thức (7) xác minh mô phỏng, minh họa Hình Như thấy, lượng phần nhiễu lượng tử cịn lại có xu hướng dịch chuyển qua miền tần số cao Hình Mơ hình tuyến tính miền z PLL số thơng qua biến thiên pha Trong mơ hình này, chu kì tham chiếu Tref lấy làm chuẩn Để quy đổi chênh lệch thời gian qua chênh lệch pha, ta nhân đại lượng thời gian với hệ số 2/Tref, quy định độ chênh lệch pha nằm khoảng – đến (trong thực tế, chênh lệch thời gian trạng thái khóa pha nhỏ nhiều lần so với Tref/2) Khối z–1 thể hồi tiếp PLL, tức, lỗi chu kì hồi tiếp lại để điều chỉnh tần số chu kì nhằm triệt tiêu lỗi Ngồi ra, tần số tín hiệu nhanh N lần so với tần số tham chiếu nên pha tín hiệu out, thật cần biểu diễn miền zN thông qua hàm (1 – z-1)/(1 – z-N) Tuy nhiên, ta bỏ qua yếu tố tính tốn ảnh hưởng khơng đáng kể Các nguồn nhiễu ref, dco dtc tác động vào hệ thống khối khác nhau, hai nguồn nhiễu trước tác nhân ảnh hưởng đến dao động tần số PLL thông thường khi: 𝜙𝑑𝑡𝑐 = 2𝜋 𝑇 𝑇𝑟𝑒𝑓 𝑑𝑡𝑐 (8) nhiễu lượng tử lại cửa DTC nhắc đến phần Dựa mơ hình tuyến tính này, ta tính hàm truyền đạt miền z khối LPF sau 𝐻(𝑧) = Hình Phổ lượng Sdtc(f) nhiễu lượng tử cửa DTC: (a) mơ phỏng, (b) cơng thức (7) Mơ hình tuyến tính PLL số Khơng giống đại lượng cửa hệ thống mạch điện tử mà ta thường gặp điện áp dòng, PLL, đại lượng quan trọng mà ta quan tâm độ ổn định tần số Độ ổn định bị ảnh hưởng sai lệch thời gian gây nguồn nhiễu hệ thống mà nhiễu lượng tử bàn phần số Mặt khác, tín hiệu vào tín hiệu PLL có tính chu kì, vậy, ta thường quy đổi thời gian qua pha 3.1 Mơ hình miền z Để phân tích ảnh hưởng nguồn nhiễu đến dao động tần số ra, ta thường dựa mơ hình tuyến tính xây dựng miền pha Một mơ thể Hình Trong đó, khối PD thể hệ số Kpd [bit/rad]; Khối LPF mạch lọc số, thơng thường có nhánh, nhánh tỷ lệ có hệ số nhánh tích phân có hệ số ; Khối DCO thay hệ số Kdco [rad/bit] thể thay đổi tần số tác 𝑡𝑤(𝑧) 𝑒(𝑧) = 𝛽(1−𝑧 −1 )+𝛼 1−𝑧 −1 (9) Có thể thấy, hàm truyền đạt (9), ta có điểm cực nằm DC điểm khơng Ngồi ra, ta cịn có điểm cực khác nằm DC khối DCO, lí mà điểm khơng thêm vào để giúp PLL không rơi vào trạng thái bất ổn định Để đảm bảo điều này, tần số điểm thấp, kéo theo