Chip đa lõi SMC, AMC và DMC

Một phần của tài liệu Phân tích ảnh hưởng của trễ truyền thông đến hiệu năng của hệ thống tính toán song song (Trang 71)

6. Bố cục của luận án

3.1.1 Chip đa lõi SMC, AMC và DMC

Công nghệ chip đa lõi xử lý hiện nay cải thiện hiệu năng xử lý rất lớn so với các vi xử lý đơn lõi, nhưng sự đa dạng của kiến trúc chip đa lõi cũng đem lại hiệu năng khác nhau cho các ứng dụng khác nhau. Có 3 kiến trúc chip đa lõi phổ biến hiện nay là SMC (Symmetric Multicore Chip- chip đa lõi đối xứng), AMC (Asymmetric Multicore Chip – chip đa lõi bất đối xứng) và DMC (Dynamic Multicore Chip- chip đa lõi linh hoạt) [43].

a) Kiến trúc chip SMC

Với kiến trúc này, mỗi chip đều chứa các lõi đối xứng nhau và được đặt trong một đế chip. Các lõi đều giống hệt nhau về cấu tạo và chức năng. Hình 3.1 (a) là hình ảnh về một chip SMC với 16 lõi tương đương cơ sở (BCE-Based Core Equivalent) [43].

Có một dạng kiến trúc SMC khác đó là người ta ghép r lõi cơ sở (BCEs) thành một lõi chung, được gọi là n/r-BCEs (Có n lõi, mỗi lõi chứa r lõi cơ sở). Các n/r- BCEs này cũng được đặt đối xứng nhau (Hình 3.1 (b)).

b) Kiến trúc chip AMC

Khác với kiến trúc SMC, kiến trúc AMC sẽ gồm một n/r-BCEs và n-r BCEs.

Hình 3.1 (c) là một chip AMC với một lõi 4-BCE và n-4 BCEs [43].. (a) Chip đa lõi đối

xứng (SMC) gồm n =16 lõi BCEs

(b) Chip đa lõi đối xứng (SMC) gồm n/r = 4/4 lõi (4

lõi, mỗi lõi có 4 BCEs)

(c) Chip đa lõi bất đối xứng (AMC) gồm một lõi 4-

BCEs và n-4 BCEs

(d). Chip đa lõi DMC

59

c) Kiến trúc chip DMC

Kiểu kiến trúc chip đa lõi linh hoạt DMC là kiểu kiến trúc trong đó có thể thay đổi n lõi cơ ở thành một lõi n-BCEs duy nhất khi thực hiện tính toán tuần tự và chuyển thành n-BCEs khi thực hiện tính toán song song [43].

Hình 3.1(d) là một chip DMC có 16 lõi cơ sở và khi thực hiện tuần tự thì nó là 1 lõi 16-BCEs.

Một phần của tài liệu Phân tích ảnh hưởng của trễ truyền thông đến hiệu năng của hệ thống tính toán song song (Trang 71)