Để minh họa hoạt động của cấu trúc vi cộng hưởng 4x4 MMI, phương pháp mô phỏng số BPM được sử dụng để mô phỏng hoạt động của thiết bị. Giả sử cấu trúc ống dẫn sóng được chỉ ra trên Hình 3.5 [24], trong đó chiều cao hco=220nm, độ rộng của bộ ghép 4x4 MMI, WMMI =6µm. Kết quả mô phỏng bằng phương pháp BPM chỉ ra rằng độ rộng đầu vào của ống dẫn sóng kết nối với cấu trúc MMI là 0,8µmđể giảm suy hao.
Hình 3.5: Cấu trúc của ống dẫn sóng
Kết quả mô phỏng BPM cho bộ ghép 4x4 MMI với chiều dài L1= 3L4π được chỉ ra trên Hình 3.6 với tín hiệu đi vào cổng 1 và cổng 2. Chiều dài tối ưu của bộ ghép tính toán được là 70,7µm. Suy hao trong trường hợp này là 0,35dB.
Nếu hai bộ ghép trên được kết nối với nhau để tạo thành bộ ghép MMI mới có chiều dàiL=3Lπ/2thì kết quả mô phỏng tín hiệu truyền dẫn trong bộ ghép được chỉ ra trên Hình 3.7. Trong trường hợp này, tính toán số cho thấy chiều dài bộ ghép tối ưu là 141,7µm.Suy hao bộ ghép trong trường hợp này là 0,7dB.
Hình 3.6: Mô phỏng BPM tín hiệu trong bộ ghép tại cổng 1 và cổng 2
Hình 3.7: Mô phỏng BPM tín hiệu trong bộ ghép 4x4 MMI
Bằng cách kết nối nhiều bộ ghép MMI với nhau thì hai bộ vi cộng hưởng độc lập được tạo thành theo như phân tích ở trên. Bộ di pha được đưa vào hai cánh bên ngoài của bộ ghép để có thể điều chỉnh được hệ số ghép công suất. Lấy ví dụ khi hai bộ di pha đều có giá trị không thì kết quả mô phỏng BPM tín hiệu truyền trong bộ ghép được chỉ ra trên Hình 3.8. Suy hao trong trường hợp này là 0,9dB. Khi có di pha tại hai cánh bộ ghép với giá trị ∆ϕ1 =π/2 và ∆ϕ2 =0 kết quả mô phỏng cho thấy công suất ra của bộ ghép là 0,4, 0, 0 và 0,39 tương ứng. Suy hao trong trường hợp này cũng là 0,9dB.
Hình 3.8: Mô phỏng BPM khi có di pha của bộ ghép nhiều tầng
Hình 3.9: Kết quả mô phỏng công suất ra chuẩn hóa
Kết quả mô phỏng cho thấy, chiều dài tối ưu của 4x4 MMI là142µm. Tại chiều dài tối ưu này, suy hao (Excess loss) và sai số về công suất giữa hai cổng (imbalance) là 0,58dB và 0,01dB tương ứng. Hình 3.9 thể hiện trường tín hiệu truyền dẫn trong bộ ghép 4x4 MMI tại độ rộng và chiều dài tối ưu vừa tìm được. Kết quả cho thấy, sai số chế tạo cho phép của cấu trúc là rất lớn so với công nghệ CMOS hiện thời (chế tạo chính xác đến ±10nm). Đồng thời, sai số chế tạo của chiều dài MMI cho phép là ±100nm với sự sai khác về công suất chuẩn hóa trong khoảng 0,01. Sai số chế tạo này có thể dễ dàng đạt được với công nghệ chùm điện tử (e-beam) hoặc công nghệ “193 nm deep UV lithography” [12].
Hình 3.10: Kết quả mô phỏng công suất ra theo độ rộng WMMI vàλ
Tiếp theo, độ nhạy bước sóng (hay băng thông) và sai số độ rộng do chế tạo thiết bị được đánh giá. Hình 3.10 chỉ ra công suất ra chuẩn hóa, suy hao và sai khác về công suất của bộ ghép MMI tại chiều dài tối ưu với các độ rộng khác nhau. Kết quả mô phỏng chỉ ra rằng, sai số chế tạo đối với độ rộng MMI cho phép cũng khá lớn. Khi bước sóng lệch ra khỏi bước sóng hoạt động 1550nm, công suất chuẩn hóa đầu ra giảm do chiều dài phách của MMI tỷ lệ nghịch với bước sóng. Băng thông tại 85% (tức băng thông -1dB) tỷ lệ nghịch với chiều dài MMI. Trong băng thông -1dB, sai khác về công suất ra chuẩn hóa đạt được là 0,01. Do vậy, băng
thông -1dB của bộ ghép MMI là 35nm, chạy từ bước sóng 1532nm tới 1567nm. Kết quả là bộ vi cộng hưởng trên có băng thông rất lớn và có thể ứng dụng trong nhiều lĩnh vực xử lý thông tin khác.
Hình 3.11: Kết quả mô phỏng pha tín hiệu ra WMMI vàλ
Với bộ ghép 4x4 MMI được sử dụng trong ứng dụng cảm biến, độ nhạy pha của tín hiệu ra với sai số chế tạo cũng đặc biệt quan trọng. Vì vậy, việc nghiên cứu về sai pha bởi sai số chế tạo có ảnh hưởng như thế nào là cần thiết. Hình 3.11 chỉ ra của tín hiệu tại các cổng đầu ra 1 và 4 với các chiều dài, rộng của MMI và tại các bước sóng khác nhau. Kết quả mô phỏng chỉ ra rằng thay đổi ±20nmtrong độ rộng thì gây ra thay đổi về pha trong 0,15 độ. Do vậy, kết quả này cho phép đạt được dễ dàng với công nghệ chế tạo CMOS hiện nay.
Tiếp theo, đặc tính phổ truyền dẫn của thiết bị được xem xét. Không mất tính tổng quát, ta chỉ cần nghiên cứu đặc tính ra tại cổng ra 1 và 4 với tín hiệu vào cổng 1, còn trường hợp tín hiệu ra cổng 2 và 3 thì tương tự. Giả sử bán kính của bộ cổng hưởng thứ 1 là R1 =10µm. Chỉ số chiết suất hiệu dụng tính toán sử dụng phương pháp FDM là ne f f =2,2. Hệ số truyền dẫn của bộ ghép κ1 có thể thay đổi bằng
cách thay đổi bộ di pha ϕ1. Giả sử hệ số suy hao trong bộ cộng hưởngα =0,98. Hình 3.12 là kết quả mô phỏng trễ nhóm τg thay đổi theo hệ số ghép κ1 tại hệ số suy hao α1 khác nhau. Kết quả mô phỏng cho thấy, bằng cách thay đổi κ1 giá trị của trễ được thay đổi từ âm sang dương, tức cho phép ta tạo ra việc làm nhanh và chậm ánh sáng tương ứng. Lấy ví dụ khi giá trịα1=0,98,cấu trúc đề xuất sẽ hoạt động như một bộ làm nhanh ánh sáng vớiτg<0nếu κ1<0,83; khiκ1>0,83thì trễ nhómτg >0, tức cấu trúc hoạt động như một bộ làm chậm ánh sáng. Thời gian làm nhanh và chậm ánh sáng là khoảng 2 ns. Giá trị này tăng gấp đôi so với bộ vi cộng hưởng không có bộ phản xạ Sagnac.
Hình 3.12: Trễ nhóm thay đổi theo hệ số ghépκ1
Cuối cùng, việc mô phỏng tín hiệu có tốc độ bitRb =2Gbpsvà5Gbpstương ứng đi vào bộ làm nhanh ánh sáng được thực hiện. Kết quả mô phỏng tín hiệu ra được chỉ ra trên Hình 3.13. Ta thấy rằng, với xung ánh sáng có tốc độ bit 5Gbps, xung đã được tăng cường (làm nhanh) khoảng 25ps. Tuy nhiên, khi tốc độ càng cao thì xung sẽ bị méo do việc hiệu ứng tán sắc và dãn xung gây ra.
Hình 3.13: Tín hiệu vào (nét liền) và ra (nét đứt) của bộ ánh sáng nhanh