- EAGCH (EDCH Absolute Grant Channel: kênh cho phép tuyệt đối E DCH) là kênh vật lý đường xuống mới có mã định kênh với hệ số trải phổ
3.5. Kênh dữ liệu vật lý dành riêng E-DPDCH
E-DPDCH là kênh vật lý đường lên mới sử dụng cho việc phát đi các bit là kết quả của quá trình xử lý kênh truyền dẫn E-DCH từ thiết bị di động đến trạm cơ sở. Đây là một kênh mới tồn tại song song với tất cả kênh dành riêng đường lên của 3GPP phiên bản 5 (DPDCH và DPCCH dùng đối với phát dữ liệu đường lên và HS-DPCCH sử dụng đối với truyền tin phản hồi HSDPA). Với việc giới thiệu về HSUPA, ở đây có 5 điều khác của việc phát song song các kênh dành riêng đường lên.
E-DPDCH có cấu trúc tương tự với DPDCH của phiên bản 99 với một vài bộ thu nhận. Chúng cùng truyền dẫn vng góc các nhân tố biến đổi (OVSFs) để hiệu chỉnh số lượng các bít kênh tới số lượng của dữ liệu được phát đi đồng thời. Chúng cùng sử dụng điều chế BPSK và cho phép mạch điều khiển công suất nhanh tương tự nhau.
Đặc điểm cần chú ý nhất của E-DPDCH là E-DPDCH truyền dẫn mức HARQ lớp vật lý nhanh và nút B nhanh dựa trên lịch. Tuy nhiên, đây khơng phải là những tính chất của quá trình xử lý và việc lập lịch là thấy được trong lớp MAC.
Điểm khác nhau lớn nhất đối với E-DPDCH là truyền dẫn các thành phần hệ số trải phổ (SF) là 2 với việc cho phép phân phát 2 lần với nhiều bit kênh trên mã hơn là hệ số trải phổ nhỏ nhất là 4 mà DPDCH truyền dẫn. Tuy nhiên, đây khơng phải là tất cả khi DPDCH có thể truyền dẫn tới 6 mã SF4 song song khi E-DPDCH truyền dẫn đồng thời việc phát đi của 2 mã SF2 và 2 mã SF4 và dẫn đến tốc độ bit lớp vật lý tối đa là 5,76 Mb/s.
Tốc độ dữ liệu cho từng bước truyền dẫn là khác nhau. Cả DPDCH và E-DPDCH truyền dẫn các hệ số trải phổ 256, 128, 64, 32,16, 8 và 4 và tốc độ bit của kênh vật lý tương ứng là 15, 20, 60, 120, 240, 480 và 960 kb/s với sự truyền dẫn mã đơn OVSF.
Bảng 3.1. Tốc độ bit dữ liệu cho kênh vật lý DPDCH và E-DPDCH Tốc độ bit DPDCH E-DPDCH 15-960 kb/s SF256-SF4 SF256-SF4 1,92 Mb/s 2 x SF4 2 x SF4 2,88 Mb/s 3 x SF4 - 3,84 Mb/s 4 x SF4 2 x SF2 4,8 Mb/s 5 x SF4 - 5,76 Mb/s 6 x SF4 2 x SF4 + 2 x SF2
Nếu tốc độ bit kênh là 960 kb/s dựa trên sự trải rộng thành phần 4 sẽ không hiệu quả đối với việc truyền dẫn tất cả các dữ liệu từ bộ xử lý kênh truyền dẫn. Sau đó, tất cả chúng sẽ được chuyển đổi để sử dụng hai mã SF4 song song và đạt được tốc độ bit kênh vật lý là 1920 kb/s. Mọi thứ chỉ khác so với 2 kiểu kênh dữ liệu dành riêng ở điểm này. Sau hai mã song song SF4, DPDCH sẽ thực hiện các bước đối với mã song song 3, 4, 5, 6 cho đến khi tốc đợ bit đạt được là 5,76 Mb/s. E-DPDCH có mợt vài bước và sử dụng 2 thành phần trải rộng. Sau hai mã SF4, E-DPDCH sẽ thực hiện trực tiếp với hai mã SF2. Những bước này đã được chỉ ra trong bảng 3.1. Việc sử dụng hai mã SF2 cung cấp một vài dãy thông qua việc sử dụng ba hay bốn mã song song SF4 đối với tỉ số công suất phát cao nhất trên trung bình và cho phép thực hiện bộ khuếch đại công suất nhiều ưu điểm đối với truyền dẫn UE tốc độ cao. Điểm khác biệt chú ý lớn nhất lớp vật lý giữa hai kênh dữ liệu là chiều dài 2 ms TTI truyền dẫn bởi E-DPDCH. Điều này đạt được bằng việc giữ nguyên cấu trúc khung vô tuyến 10 ms luôn phù hợp với DPDCH nhưng với TTI 2 ms sử dụng khung vô tuyến 10 ms được phân chia thành 5 khung con nhỏ độc lập. Điểm khác nhau giữa DPDCH và E-DPDCH được liệt kê trong bảng 3.2.
Bảng 3.2. So sánh giữa DPDCH và E-DPDCH
Đặc điểm DPDCH E-DPDCH
SF cực đại 256 256
Tốc độ dữ liệu cực tiểu 15 kb/s 15 kb/s
SF cực tiểu 4 2
Tốc độ dữ liệu cực đại 960 kb/s 1920 kb/s
Điều khiển cơng suất nhanh Có Có
Điều chế BPSK BPSK
Chuyển giao mềm Có Có
Đợ dài TTI (ms) 80; 40; 20; 10 10; 2
Các mã song song cực đại 6 x SF4 2 x SF2 + 2 x SF4
Bảng 3.3 chỉ ra tốc độ dữ liệu kênh vật lý đối với các thành phần trải rộng khác nhau đối với cả DPDCH và E-DPDCH.
Bảng 3.3. Tốc độ dữ liệu của kênh DPDCH và E-DPDCH
Hệ số trải phổ (SF) Tốc độ bit (kb/s) Bit/khe Bit/khung Bit/khung nhỏ 256 15 10 150 30 128 30 20 300 60 64 60 40 600 120 32 120 80 1200 240 16 240 160 2400 480 8 480 320 4800 960 4 960 640 9600 1920 2 1920 1280 19200 3840
Hình 3.5. Cấu trúc khung E-DPDCH
Khi một TTI 10 ms được sử dụng cho tất cả 15 khe của khung vô tuyến, E-DPDCH dùng để phân phối block truyền dẫn xử lý bởi dãy xử lý kênh truyền dẫn E-DCH. Trong trường hợp TTI 2 ms, mỗi khung con 2 ms truyền một block truyền dẫn E-DCH. Hình 3.5 minh họa cấu trúc khung E- DPDCH.
E-DPDCH không phải là một kênh độc lập nhưng yêu cầu truyền dẫn đồng thời của DPCCH. Bít điều khiển DPCCH được yêu cầu cho việc xác định kênh và báo hiệu để nhằm mục đích xác định tỉ số nhiễu (SIR) ở bộ thu và việc phân chia bit điều khiển công suất bởi DPCCH được yêu cầu đối với điều khiển công suất đường xuống. Các kênh điều khiển được yêu cầu song song với E-DPDCH để phân phối thông tin bộ thu để biết những định dạng của bộ phát E-DPDCH tới bộ thu. Kênh điều khiển mới này có tên là E- DPCCH. E-DPDCH không thể tồn tại nếu khơng có sự truyền dẫn đồng bợ E- DPCCH.