1.2 Một số phương pháp thiết kế vi mạch công suất thấp
1.2.3 Phương pháp thiết kế đa điện áp ngưỡng
CPU 1.1V SOC 1.0V
Hình 1.4: Một ví dụ về phương pháp thiết kế đa điện áp nguồn.
Tuy nhiên, việc áp dụng nhiều mức điện áp khác nhau cho từng phần của hệ thống cũng sẽ làm phức tạp hóa quá trình thiết kế. Người thiết kế không chỉ phải đưa vào thêm các chân cấp nguồn khác nhau mà còn phải bổ sung thêm các lưới cấp nguồn và các bộ chuyển mức cho những tín hiệu truyền giữa các khối. Những vấn đề này sẽ được thảo luận kỹ hơn trong Mục 1.3.
1.2.3 Phương pháp thiết kế đa điện áp ngưỡng
Cùng với sự thu nhỏ kích thước của transistor nhờ vào những tiến bộ của công nghệ bán dẫn thì việc sử dụng các thư viện hỗ trợ đa điện áp ngưỡng VT đã trở thành một cách thức phổ biến nhằm làm giảm dòng điện rò trong mạch.
Như đã đề cập trong Mục 1.1.2, dòng điện rò dưới ngưỡng (ISU B) phụ thuộc vào điện áp ngưỡng VT theo hàm mũ. Trong khi đó thời gian trễ của transistor sẽ ít phụ thuộc hơn vào điện áp ngưỡng. Mối quan hệ giữa dòng rò dưới ngưỡng và thời gian trễ đối với quy trình sản xuất vi mạch 90nm được biểu diễn như ở Hình 1.5.
Đối với những thư viện hiện đại, thông thường chúng sẽ bao gồm từ hai đến ba phiên bản thư viện tế bào tương ứng với các mức điện áp ngưỡng khác nhau: điện áp ngưỡng thấp VT L, điện áp ngưỡng tiêu chuẩn VT S và điện áp ngưỡng cao VT H. Các công cụ thực thi thiết kế sẽ tự động lựa chọn thư viện phù hợp để tiến hành tổng hợp nhằm tối ưu hóa về cả mặt thời gian và công suất tiêu thụ.
Hình 1.5: Mối quan hệ giữa thời gian trễ và dòng rò đối với quy trình 90nm [2].
1.3 Phương pháp thiết kế đa điện áp nguồn
Để giảm công suất tiêu thụ trên vi mạch, nhiều phương pháp thiết kế đã được đưa ra để làm giảm cả công suất tiêu thụ tĩnh và công suất tiêu thụ động trên mạch. Trong các phương pháp này, có hai phương pháp hiện được sử dụng nhiều và tương đối phổ biến đó là: chặn cấp nguồn (power gating) và thay đổi điện áp nguồn thích nghi (adaptive voltage scaling).
Giải pháp chính của hai phương pháp này chính là phân vùng vi mạch thành từng khối khác nhau và mỗi khối sẽ được cấp một nguồn nuôi riêng hoặc sử dụng các mức điện áp nguồn khác nhau. Cách tiếp cận này được gọi là thiết kế đa điện áp nguồn. Phương pháp thiết kế này bắt nguồn từ việc thay đổi trong mô hình thiết kế vi mạch gần đây, khi mà vi mạch chủ yếu được thiết kế dưới dạng các hệ thống trên chip có tính mô-đun hoá cao. Lúc này mỗi khối chức năng trong SoC sẽ hoạt động dưới các điều kiện và hiệu năng khác nhau. Có thể lấy một ví dụ, trong một SoC thì CPU thường sẽ phải hoạt động với tốc độ nhanh nhất mà kỹ thuật chế tạo bán dẫn cho phép, trong khi một khối giao tiếp USB thì không cần phải hoạt động ở tốc độ cao nhưng phải đảm bảo được mức điện áp được đặt ra bởi giao diện truyền thông.
Một ví dụ khác về việc thay đổi mức điện áp cần cung cấp đó là điện áp nguồn cấp cho các vi mạch nhớ truy cập ngẫu nhiên (RAM): ta cần cấp mức điện áp nguồn nhỏ để duy trì dữ liệu lưu trên RAM, nhưng khi cần đọc hoặc ghi dữ liệu thì điện áp nguồn cần phải được đưa lên mức cao hơn.
Từ yêu cầu cấp nguồn của hệ thống, một số chiến lược cấp nguồn trong phương pháp thiết kế đa điện áp nguồn đã được đề xuất như sau:
các hệ thống con khác nhau được cấp các mức điện áp cố định khác nhau, tuỳ thuộc vào yêu cầu của khối đó về hiệu năng và tốc độ hoạt động.
• Cấp nguồn với đa mức tỷ lệ điện áp (MVS: Multi-level Voltage Scaling): phương pháp này là một sự mở rộng của SVS, trong đó điện áp cấp cho các khối khác nhau trên vi mạch sẽ được chuyển đổi giữa nhiều mức khác nhau. Tuy nhiên, hệ thống chỉ cho phép chuyển giữa vài mức giá trị điện áp cố định đối với từng hoạt động khác nhau của các hệ thống con.
• Phương pháp điều khiển tỷ lệ điện áp và tần số động (DVFS: Dynamic Voltage and Frequency Scaling): phương pháp này là một sự mở rộng của phương pháp MVS trong đó một tập hợp lớn các giá trị điện áp nguồn và tần số hoạt động được hệ thống chuyển đổi một cách tự động tùy thuộc vào sự thay đổi của tải hệ thống.
• Phương pháp điều khiển tỷ lệ điện áp thích nghi (AVS:Adaptive Voltage Scaling): phương pháp này là sự mở rộng của phương pháp DVFS trong đó sử dụng các vòng lặp phản hồi để điều chỉnh điện áp và tần số hoạt động.