Đoạn giản đồ sóng thể hiện kết quả mô phỏng hoạt động lô-gíc của khố

Một phần của tài liệu (LUẬN án TIẾN sĩ) giải pháp tối ưu công suất tiêu thụ cho các kiến trúc mạng trên chip luận án TS kỹ thuật điện, điện tử và viễn thông 95202 (Trang 84 - 85)

4 Mô phỏng và đánh giá hiệu quả của bộ điều khiển tần số điện áp

3.17 Đoạn giản đồ sóng thể hiện kết quả mô phỏng hoạt động lô-gíc của khố

Giản đồ sóng biểu diễn kết quả mô phỏng hoạt động của khối xác định biến thiên lưu lượng (khối DER) được chỉ ra như trong Hình 3.17. Như trong giản đồ sóng thể hiện, tại thời điểm đang xét thì giá trị lưu lượng đầu vào là 4161 và giá trị lưu lượng truyền qua cổng này trước đó một khung thời gian là 8449. Vì vậy giá trị của biến thiên lưu lượng qua cổng này là 4288. Giá trị này được cập nhật sau một chu kỳ xung.

Hình 3.17: Đoạn giản đồ sóng thể hiện kết quả mô phỏng hoạt động lô-gíc của khốixác định biến thiên lưu lượng. xác định biến thiên lưu lượng.

3.3.4 Mô phỏng hoạt động của khối xử lý lô-gíc

Chương trình testbench sẽ tạo ra các dữ liệu đầu vào với giá trị ngẫu nhiên và đưa vào các đầu vào input_1 và input_2 của khối FLP (tương ứng với các đầu vào traf- fic_val_in và dev_traffic_in trong mã nguồn). Giá trị của dữ liệu vào sẽ được giới hạn trong khoảng giá trị cực đại của các hàm liên thuộc. Bằng cách quan sát dạng sóng của các tín hiệu ra và giá trị của đầu ra cuối cùngZout (tương ứng với đầu razout

trong chương trình), ta sẽ xác định được hoạt động của bộ FLP là đúng hay không. Một đoạn kết quả ở dạng giản đồ sóng của quá trình mô phỏng được trình bày như ở Hình3.18. Các kết quả từ đầu ra đều được so sánh với những kết quả tính toán độc lập. Như ta thấy ở trong phần được đánh dấu, sau khi có tín hiệu reset, bộ FLP

bắt đầu hoạt động. Khi các đầu vào có thay đổi về giá trị lần lượt là 0x4E (cho tín hiệu traffic_val_in) và 0x0F (cho tín hiệu dev_traffic_in) thì kết quả ở đầu ra Zout

là 0x30. Kết quả này là đúng với các tính toán như ở phần lý thuyết. Ta cũng thấy được là kết quả tính toán sẽ thu được sau hai chu kỳ xung nhịp. Điều này là hoàn toàn đúng đắn với thiết kế phần cứng của khối FLP như trong mục 3.2.4.

Tiếp tục phân tích, ta thấy khi giá trị của đầu vào traffic_val_in thay đổi thành 0x73 trong khi giá trị của dev_traffic_in vẫn là 0x0F thì đầu ra sẽ có giá trị là 0x4C. Tiếp theo, khi giá trị ở đầu vàodev_traffic_in thay đổi thành 0x05 thì khối FLP cũng tính toán được ra giá trị của đầu ra là 0x48. Các kết quả tính toán thu được ở đầu ra đều được thực hiện trong vòng hai chu kỳ xung nhịp kể từ khi một trong hai đầu vào có sự thay đổi về mặt giá trị.

Một phần của tài liệu (LUẬN án TIẾN sĩ) giải pháp tối ưu công suất tiêu thụ cho các kiến trúc mạng trên chip luận án TS kỹ thuật điện, điện tử và viễn thông 95202 (Trang 84 - 85)

Tải bản đầy đủ (PDF)

(123 trang)