4 Mô phỏng và đánh giá hiệu quả của bộ điều khiển tần số điện áp
2.4 Mô hình kết nối hệ thống mở OSI
Tầng này mô tả các điều kiện phần cứng phục vụ cho việc truyền dữ liệu: các đặc tính về điện áp và thời gian của các tín hiệu, số lượng và chiều dài của dây dẫn kết nối giữa các bộ định tuyến. Tầng vật lý hỗ trợ việc truyền thông tin ở mức bit hoặc mức từ giữa hai bộ định tuyến.
• Tầng liên kết dữ liệu (data link level): thực hiện một kết nối lô-gíc giữa các bộ định tuyến hoặc giữa bộ định tuyến với giao diện mạng (NI: Network Interface), còn được gọi là kết nối hop-to-hop. Tầng này định nghĩa cách truyền thông tin giữa các bộ định tuyến và đảm bảo độ tin cậy của truyền thông trên các kết nối vật lý. Do vậy, tầng này có thể bao gồm các kỹ thuật đồng bộ, điều khiển luồng, và sửa lỗi.
• Tầng mạng (network level): liên quan đến việc trao đổi thông tin ở mức gói trong mạng. Tầng này định nghĩa cách thức gửi một gói tin trong mạng từ nơi phát đến nơi nhận. Do vậy, tầng mạng chịu trách nhiệm về các kỹ thuật truyền thông và các thuật toán định tuyến. Trong trường hợp truyền thông Wormhole, tầng mạng đảm bảo việc phân chia gói tin thành các flit.
đơn vị xử lý dữ liệu. Tầng này phân chia các khối dữ liệu từ tầng phiên (session level) thành các gói tin với kích thước phù hợp cho mạng. Tầng này chịu trách nhiệm điều khiển luồng dữ liệu đầu-cuối và cung cấp các kỹ thuật nhằm tránh hiện tượng quá tải và điều tiết lưu lượng truyền thông trên mạng.
2.2 Một số giải pháp thiết kế mạng trên chip theohướng giảm công suất tiêu thụ hướng giảm công suất tiêu thụ
Cùng với việc tích hợp nhiều lõi IP thành các hệ thống lớn thì vấn đề tiêu thụ năng lượng của toàn hệ thống cũng trở nên rất quan trọng. Năng lượng tiêu thụ không chỉ cung cấp cho các lõi IP mà còn phải cung cấp cho cả các kiến trúc truyền thông trên vi mạch. Với số lượng lõi chức năng tích hợp càng nhiều thì năng lượng dành cho kiến trúc truyền thông cũng sẽ chiếm một phần đáng kể. Trong một số trường hợp, năng lượng dành cho kiến trúc truyền thông có thể chiếm đến hơn 20% năng lượng tiêu thụ của toàn hệ thống (ví dụ: đối với chip MIT Raw là 36% và 20% đối với vi xử lý Alpha 21364) [75]. Điều này sẽ ảnh hưởng đến hoạt động của toàn hệ thống, đặc biệt là đối với các thiết bị di động. Chính vì vậy, việc nghiên cứu và xây dựng các kiến trúc truyền thông, đặc biệt là kiến trúc mạng trên chip, theo hướng tối ưu hóa về năng lượng tiêu thụ đang là một vấn đề thu hút được nhiều quan tâm nghiên cứu hiện nay.
Các kỹ thuật thiết kế mạng trên chip theo hướng tối ưu năng lượng có thể có nhiều hướng tiếp cận khác nhau, nhưng có thể phân chia chúng theo ba hướng kỹ thuật chính như sau:
• Áp dụng các kỹ thuật thiết kế tối ưu về năng lượng tiêu thụ cho toàn kiến trúc mạng trên chip để đạt hiệu quả cao và tạo ra sự thống nhất trên toàn mạng [97,68,89,83]. Các kỹ thuật thường hay được áp dụng có thể kể đến như là chặn cấp nguồn (power gating), chặn cấp xung nhịp (clock gating), điều khiển tỷ lệ tần số - điện áp động (DVFS), hay là điều khiển điện áp tự thích nghi (AVS). . .
• Thiết kế lại kiến trúc của các thiết bị cơ bản trong mạng theo hướng giảm thiểu năng lượng tiêu thụ như các bộ định tuyến (router) [13, 54], các bộ phối ghép mạng (network interface) [80, 17]. . .
• Nghiên cứu, đưa ra các thuật toán định tuyến hoặc các thuật toán nén dữ liệu trên mạng nhằm giảm thiểu thông tin truyền đi trong mạng, từ đó giảm được năng lượng tiêu thụ của toàn mạng [?, 73].
2.2.1 Kiến trúc ALPIN
Trong công trình [8], các tác giả đã đưa ra nhiều giải pháp khác nhau, áp dụng trên một kiến trúc mạng trên chip bất đồng bộ để giảm thiểu năng lượng tiêu thụ cho toàn mạng. Kiến trúc này được gọi là ALPIN (Asynchronous Low Power Innovative NoC). Bằng cách áp dụng kỹ thuật thiết kế GALS (dị bộ toàn cục - đồng bộ cục bộ), kiến trúc mạng trên chip này được thiết kế chia thành nhiều vùng tần số và điện áp khác nhau. Từ đó các tác giả đã áp dụng nhiều kỹ thuật khác nhau để làm giảm năng lượng tiêu thụ của hệ thống cả về năng lượng tiêu thụ tĩnh và năng lượng tiêu thụ động.
2.2.1.1 Kiến trúc chung của ALPIN
Trong kiến trúc ALPIN (Hình 2.5), mỗi khối IP hoạt động nhờ vào một bộ tạo xung nhịp đồng hồ (clock) cục bộ. Bộ tạo xung nhịp này có khả năng lập trình được để cho phép tạo ra một xung nhịp có tần số thuộc một dải tần số định sẵn. Với việc hoạt động ở các vùng tần số độc lập, mỗi lõi IP cũng được cấp nguồn bởi một khối nguồn riêng, cho phép cung cấp hai mức điện áp hoạt động là Vhigh và Vlow cho lõi IP.