Sơ đồ khối vòng bám pha PLL

Một phần của tài liệu (LUẬN VĂN THẠC SĨ) Thiết kế bộ giải điều chế tín hiệu 16-QAM trên FPGA Luận văn ThS. Kỹ thuật điện tử - viễn thông (Trang 32 - 34)

2.1.2 Đồng bộ thời gian ký hiệu

Trong truyền dẫn số thƣờng sử dụng dãy xung đại diện cho các ký hiệu cần truyền và phát đi với tốc độ không đổi là R=1/T, trong đó T là khoảng cách giữ hai ký hiệu kề nhau (chu kì). Trong mọi trƣờng hợp, phía thu có thể giải điều chế kết hợp hoặc không kết hợp để biết đƣợc định thời dãy, nghĩa là vị trí thời gian của các ký hiệu và tách thông tin logic từ tín hiệu tƣơng tự thu đƣợc. Thông tin định thời dãy cho phép đọc ký hiệu tại các thời điểm đúng. Chính việc khôi phục định thời dãy ký hiệu từ tín hiệu tƣơng tự thu đƣợc gọi

Bộ lọc thông dải LPF Tín hiệu thu Bộ dao động điều khiển bằng thế (VCO) Chia tần cho M Vòng bám pha PLL Bộ phát hiện lệch tần sóng mang

Theo [3], đồng bộ ký hiệu có thể song song trƣớc hoặc sau khi đồng bộ sóng mang tùy theo từng ứng dụng. Có thể phát xung nhịp cùng với tín hiệu mang dữ liệu theo cách hợp kênh. Sau đó tại bộ thu xung nhịp đƣợc tách bằng bộ lọc thích hợp của dạng sóng đƣợc điều chế. Cách này làm tối thiểu thời gian khôi phục sóng mang và xung nhịp, nhƣng nhƣợc điểm của nó là một phần công suất phát bị chia sẻ cho xung nhịp.

Một phƣơng pháp khác tốt hơn là dùng bộ tách không đồng bộ trƣớc tiên để tách xung nhịp. Ở đây sử dụng một đặc điểm là thời gian xung nhịp ổn định hơn pha của sóng mang. Sau đó sóng mang đƣợc khôi phục bằng xử lý lối ra bộ tách không đồng bộ trong mỗi chu kì xung nhịp.

Trong một phƣơng pháp khác, khôi phục xung nhịp sau khi khôi phục sóng mang, xung nhịp đƣợc tách bằng cách xử lý dạng sóng băng cơ sở (không cần tách) đã đƣợc giải điều chế vì vậy tránh đƣợc lãng phí công suất truyền.

Trên hình 2.2 là sơ đồ loại cổng sớm – muộn của bộ đồng bộ ký hiệu, thời gian chính xác cho lấy mẫu tại lối ra bộ lọc chập là t=T. Nếu lấy mẫu sớm hơn hay muộn hơn một lƣợng 0T hai giá trị mẫu này là bằng nhau (tính trung bình khi có nhiễu), và điểm lấy mẫu chính xác là chính giữa hai điếm sớm hơn và muộn hơn. Giá trị khác biệt của hai giá trị mẫu sớm và muộn sẽ điều chỉnh bộ VCO hiệu chỉnh chính xác thời gian lấy mẫu ký hiệu [3].

Một phần của tài liệu (LUẬN VĂN THẠC SĨ) Thiết kế bộ giải điều chế tín hiệu 16-QAM trên FPGA Luận văn ThS. Kỹ thuật điện tử - viễn thông (Trang 32 - 34)

Tải bản đầy đủ (PDF)

(91 trang)