Ổn định hồi tiếp âm - : TỔNG QUAN ĐỀ TÀI

CHƯƠNG 1 : TỔNG QUAN ĐỀ TÀI

2.6 Ổn định hồi tiếp âm

Hồi tiếp âm là hệ thống hồi tiếp lấy một phần tín hiệu đầu ra đưa ngược về đầu vào để làm giảm tác động của tín hiệu đầu vào. Khác với hồi tiếp dương, hồi tiếp âm làm tăng độ ổn định của mạch nhưng làm giảm độ khuếch đại của mạch.

Hồi tiếp âm được sử dụng rộng rãi trong các mạch điện tử.

Hình 2.44 Một hệ thống hồi tiếp âm

Với A là hệ số khuếch đại của mạch, β là hệ số khuếch đại của bộ hồi tiếp. Từ sơ đồ hệ thống trên, ta có:

feedback=β . output →β= feedback

output

Ta lại có:

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET

output =A .input

Hệ số khuếch đại toàn vòng hồi tiếp bằng:

= output

Từ hệ thức trên, ta có thể thấy được khi A.β = -1,ACL=∞ , lúc này, nếu có một dao động tại đầu vào của mạch, dao động đó sẽ được khuếch đại và làm mạch tự dao động. Vì vậy, để hệ thống hồi tiếp âm hoạt động ổn định, cần phải khảo sát độ ổn định của hệ thống.

Hai đại lượng quan trọng để khảo sát độ ổn định của hệ thống là độ lợi và Phase Margin.

Độ lợi được tính bằng công thức:

Gain=20. log (Vout

Vin )

Phase Margin là đại lượng chênh lệch giữa độ dịch pha khi Gain đạt được 0dB đến khi độ dịch pha đạt -180°.

Hệ thống hồi tiếp âm được coi là ổn định khi Độ lợi đạt xuống 0dB (unity) sau khi độ dịch pha đạt -180°. Khi độ lợi xuống 0dB lúc độ dịch pha đạt -180°, hệ số khuếch đại vòng hồi tiếp sẽ bằng vô cùng và hệ thống sẽ mất ổn định. Khi độ lợi xuống 0dB trước khi độ lệch pha đạt -180°, hồi tiếp âm sẽ trở thành hồi tiếp dương và hệ thống cũng sẽ mất ổn định.

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Hình 2.45 Khảo sát sự ổn định của hệ thống hồi tiếp

Một trong những cách để ổn định hồi tiếp của Opamp là tăng giá trị trở kháng đầu ra của mạch. Mỗi nút trong mạch đều tạo ra một điểm cực, trở kháng đầu ra của opamp thường sẽ lớn hơn rất nhiều so với các nút khác trong mạch. Tần số của điểm cực được

tính bằng công thức ω= R 1.C nên điểm cực của đầu ra opamp là gần với điểm 0

nhất. Khi giá trị tụ đầu ra tăng, điểm cực càng dịch về 0 và Phase Margin sẽ tăng, mạch sẽ càng ổn định.

Hình 2.46 Ổn định mạch bằng cách tăng Phase Margin 2.7 Mạch gương dòng Margin 2.7 Mạch gương dòng

Mạch gương dòng là mạch điện được sử dụng rất nhiều trong các mạch điện tử, được dùng để sao chép dòng điện qua một nhánh mạch từ một nhánh mạch ban đầu.

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET

Hình 2.47 Cấu tạo mạch gương dòng

Trong mạch này, các MOSFET đều hoạt động trong vùng bão hòa. Ta có:

Iref = 1 2. μ .Cox . W L11.(Vgs−Vth)2 Iout= 1 2. μ .Cox . W L22.(Vgs−Vth)2 Từ 2 hệ thức trên, ta có: Iout= W 2/ L 2 . Iref W 1/L1

2.8 Các kỹ thuật sử dụng trong thiết kế vật lý

2.8.1 Kỹ thuật xen kẽ

Hình 2.48 Kỹ thuật xen kẽ

Kỹ thuật xen kẽ được sử dụng để làm cho các thiết bị tương đồng với nhau khi chịu sự tác động của những yếu tố gradient( độ dày lớp oxide, nhiệt đô,..). Kỹ thuật sắp xếp này có thể loại bỏ các yếu tố linear gradient(tác động theo đường thẳng) khi cân bằng các tác động lên những thiết bị khác nhau.

Người hướng dẫn: TS. Võ Tuấn Minh SVT

2.8.2 Kỹ thuật đối xứng qua tâm

Hình 2.49 Kỹ thuật đối xứng qua tâm

Kỹ thuật đối xứng qua tâm cũng được sử dụng để tạo ra sự tương đồng giữa những thiết bị với nhau, và có thể loại bỏ được các yếu tố linear và non- linear gradient(tác động không theo đường thẳng). Do đó những tác động bên ngoài sẽ ảnh hưởng đồng đều hơn. Tuy nhiên nhược điểm là khó đi dây và kết nối cổng poly.

2.8.3 Kỹ thuật che chắn

Hình 2.50 Kỹ thuật che chắn

Khi đi dây kim loại, có rất nhiều các đường tín hiệu trong một mạch, những tín hiệu này tạo ra tụ kí sinh, ví dụ CLK và Sin.Tụ kí sinh làm cho tín hiệu Sin bị nhiễu khi CLK thay đổi. Do đó cần 1 đường dây che chắn những tín hiệu này lại nhằm bảo vệ chúng khỏi nhiễu.

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET

2.8.4 Kỹ thuât sử dụng thiết bị giả

Hình 2.51 Thiết bị giả

Thiết bị giả được sử dụng để tránh các hiệu ứng không lý tưởng trong quá trình chế tạo. Đặt dummy 2 bên nhằm làm giảm các tác nhân xấu ảnh hưởng đến các thiết bị chính, gây sai lệch về hoạt động, hiệu suất của mạch.

2.8.5 Kỹ thuật sử dụng vòng bảo vệ

Hình 2.52 Vòng bảo vệ

Vòng bảo vệ đóng vai trò như một cực Bulk của thiết bị, nó còn được gọi là tap. P- tap được dùng cho NMOS, ngược lại N-tap được dùng cho PMOS. Vòng bảo vệ còn có thể loại bỏ nhiễu chất nền của các khối được đặt liền kề nhau bằng cách đặt nó vào giữa hai khối.

2.9 Kết luận chương

Người hướng dẫn: TS. Võ Tuấn Minh SVT

CHƯƠNG 3: TÍNH TOÁN GIÁ TRỊ LINH KIỆN VÀ THIẾT KẾ VẬT LÝ

3.1 Giới thiệu chương3.2 Mạch phân cực 3.2 Mạch phân cực

Mạch phân cực có nhiệm vụ tạo ra dòng điện phân cực không phụ thuộc vào giá trị nguồn áp, cung cấp dòng phân cực ổn định này cho mạch khuếch đại vi sai và mạch điều khiển tín hiệu đầu ra.

3.2.1 Ý tưởng thiết kếXét mạch sau: Xét mạch sau:

Hình 3.1 Mạch gương dòng điện sử dụng nguồn dòng lý tưởng

Nếu Iref là một nguồn dòng độc lập (không phụ thuộc vào Vdd) và bỏ qua hiệu ứng điều chế độ dài kênh (λ = 0) thì I_D2 và I_D3 tạo ra sẽ không phụ thuộc vào Vdd. Vậy làm thế nào để tạo ra Iref. Xét trường hợp sử dụng điện trở R1 như hình 3.2:

Hình 3.2 Mạch gương dòng sử dụng điện trở

Ta có:

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET

∆ I

out

Dễ dàng thấy được là nếu dùng điện trở R1 để thay thế nguồn dòng lý tưởng thì dòng ra sẽ phụ thuộc rất nhiều vào Vdd. Vậy nên bắt buộc phải tìm được giải pháp khác. Giải pháp để thiết kế ra một mạch Bias có dòng điện tạo ra không phụ thuộc vào Vdd là mạch phải tự phân cực cho chính nó. Có nghĩa là dòng Iout tạo ra phải độc lập với Vdd, và dòng Iref phải được tạo ra từ dòng Iout bằng một cách nào đó.

Như chúng ta có thể thấy được ở hình 3.3. Dòng Iref được tạo ra từ dòng Iout nhờ cặp current mirror M3 và M4. Với kích cỡ MOSFETs đã chọn như vậy, Iout = K.Iref nếu bỏ qua hiệu ứng điều chế độ dài kênh. Khi các MOSFET mắc theo kiểu Diode được cung cấp dòng từ nguồn dòng, Iout và Iref gần như độc lập với Vdd nếu không xét đến sự thay đổi của Vgs.

Hình 3.3 Mạch self-bias

Nhưng thực tế thì khi Vdd thay đổi, Vgs của các MOSFET có thể cũng thay đổi và làm thay đổi dòng điện. Để dòng điện trong mạch được điều khiển tốt hơn, điện trở Rs được thêm vào cực S của M2 như hình 3.4. Điện trở Rs lúc này đóng vai trò như một điện trở hồi tiếp âm, khi VDD tăng làm cho Iout tăng, áp rơi trên điện trở Rs tăng làm áp Vs(M2) tăng nên Vgs của M2 giảm xuống, làm giảm Iout.

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET

Hình 3.4 Mạch self-bias bổ sung điện trở Rs

Để chứng minh dòng điện trong mạch không phụ thuộc Vdd, ta có:

V GS 1=V

GS 2 +V

Các MOSFET trong mạch đều được thiết kế để nằm trong vùng bão hòa. Vậy nên:

I D =1 2 β(V GS−V th )2 vớiβ=μ . Cox . W L →VGS=√2 I D +V th β Vậy nên: √ 2 βI1ref +Vth1=(√2 βIout2 +Vth2)+ Iout RS →I out = R2 2 . β (1−√K1 )2 S

Chúng ta có thể dễ dàng thấy được nếu bỏ qua hiệu ứng điều chế độ dài kênh thì dòng Iout lúc này không còn phụ thuộc vào Vdd mà chỉ còn phụ thuộc vào nhiệt độ.

Tuy nhiên, khi MOSFET còn nằm trong vùng đảo mạnh (strong inversion), dòng điện tạo ra lúc này vẫn còn phụ thuộc lớn vào nhiệt độ và tiến trình do vẫn còn ảnh hưởng bởi beta trong công thức đã chứng minh ở trên, vì vậy người ta thường thiết kế sao cho các MOSFET đều hoạt động ở vùng Subthreshold (V_GS≈V_th).. Ta có dòng của MOSFET trong vùng Subthreshold là:

Người hướng dẫn: TS. Võ Tuấn Minh SVT

ID=ID0. →V GS =n . V T . ln (IIDD0 . . LW ) Từ hệ thức trên, ta có:

n . V T . ln (IIDref0 ..WL11 )=n . V T . ln (IIDout0..WL22 )+ I out . RS →Iout =n .

RV T ln ( K )

3.2.2 Mạch khởi động

Mạch khởi động đóng một vai trò rất quan trọng trong khối Bias. Nó giúp đưa mạch từ điểm làm việc chết (dòng điện bằng 0) đến điểm làm việc bình thường (Iout ổn định). Tuy nhiên, mạch khởi động thông thường vẫn tiêu thụ một dòng điện không đổi sau khi mạch đạt trạng thái ổn định. Điều này làm cho mạch tiêu tốn năng lượng hơn.

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Hình 3.5 Mạch khởi động (gạch nét đứt xanh)

Khi đặt nguồn Vddq vào mạch, tất cả các MOSFET đều ngắt và dòng qua các MOSFET đều bằng 0. Để vượt qua trạng thái này, mạch khởi động tạo ra một dòng điện ban đầu từ VDDQ sang P18 và N34 xuống VSS.

Có 2 điểm làm việc cần chú ý của mạch khởi động (Hình 3.6):

- Ban đầu lúc Iref = Iout = 0. Khi Vddq tăng làm Vout cũng tăng. Khi Vout > Vthn làm dẫn N34. VGS(P18) xuống thấp làm dẫn P18. Tạo ra dòng điện ban đầu.

- Lúc Vddq tăng, dòng Iout và Iref cũng tăng, dẫn đến dòng qua điện trở R33 tăng và áp rơi trên R33 cũng tăng, Vout giảm. Khi Vout < Vthn, N34 ngắt.

Hình 3.6 Hai điểm làm việc chính của mạch khởi động

Nguyên lý hoạt động của mạch khi có mạch khởi động như sau:

- Khi Vddq tăng, Vout tăng, VG của N34 tăng, N34 bắt đầu dẫn, VD và VG của P18

kéo xuống mức thấp làm P18 và P19 dẫn. P18 và P19 có cùng VGS và có cùng size, P19 thiết kế hoạt động trong vùng bão hòa nên ID18 = ID19.

- Khi P19 dẫn, VD và VG của N22 kéo lên mức cao, đồng thời VG của N21 cũng lên

cao làm N22 và N21 bắt đầu dẫn.

- Đồng thời, khi VG của P18 xuống thấp cũng làm cho VG của P30 xuống thấp, P30

dẫn, VG của N31 tăng làm N31 dẫn, VBN tăng, đồng thời N32 dẫn, có dòng qua R33 làm Vout giảm. Khi Vout giảm xuống thấp hơn Vth, N34 ngắt khỏi mạch.

- Khi Vddq tăng, dòng Iout cũng tăng, dòng Iout đạt trạng thái ổn định khi Vddq ổn định.

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET

3.2.3 Thiết kế giá trị linh kiện

Mạch phân cực có cấu trúc đầy đủ như hình 3.7.

Hình 3.7 Cấu trúc đầy đủ của mạch phân cực

Dựa trên công thức dòng điện của mạch Bias đã chứng minh ở trên:

I out= n .V T

ln ( K )

Với n = 2 (vật liệu chế tạo là silicon).V T =11586T

Chọn dòng Bias là 100µA và hệ số K = 16, nhiệt độ là 25°C. Dễ dàng tính được giá trị điện trở Rs là 1.4kΩ.

Tăng dần kích thước của N21 và N22 lên sao cho cả 4 MOSFET đều ở trong vùng bão hòa. Khi kích thước N21 và N22 tăng lên thì các MOSFET đều tiến vào vùng bão hòa là do khi W của N21 và N22 nhỏ, do các MOSFET lúc này không nằm trong vùng đảo yếu cho nên dòng điện trong mạch vẫn theo công thức:

2 I out= R22 . β (1−√K1 ) S

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Do đó, khi W nhỏ thì beta cũng nhỏ, dòng điện trong mạch lớn, N22 mắc theo kiểu diode nên nó luôn ở trong trạng thái bão hòa, dòng điện qua N22 được xác định theo công thức:

I D 22= 1

2 β (V GS 22−V th 22)2

Dòng Id22 lớn, mà beta của N22 nhỏ nên Vgs của N22 phải lớn để đáp ứng được dòng điện, mà Vgs22 = Vds22 lớn nên Vsd của P19 nhỏ làm P19 rơi vào vùng tuyến tính. Chứng minh tương tự với nhánh còn lại, khi dòng lớn thì cũng làm N21 rơi vào vùng tuyến tính. Vì vậy cần tăng kích thước của N21 và N22 lên đủ lớn để tất cả đều bão hòa.

Ngoài ra còn cần phải tính được giá trị của mạch khởi động. Khi mạch thiết lập được giá trị dòng phân cực ổn định là 100uA, N34 cần phải ngắt khỏi mạch, suy ra Vgs của N34 phải bé hơn Vth của N34 (khoảng 400mV). Chọn Vgs của N34 lúc này bằng 200mV.

Ngoài ra để Vf nhỏ thì điện áp rơi trên R33 cần phải lớn, nên R33 cần có giá trị khá lớn, chọn R33 = 15kΩ.

→I = V

= 1.8−0.2

≈ 100uA R 15000

Tăng W của N32 lên sao cho dòng qua N32 khoảng 100uA. 3.2.4 Thiết kế vật lý mạch phân cực

3.2.4.1 Phác thảo vật lý

Việc tổ chức sắp xếp mỗi thiết bị trong một khối, mỗi khối trong một mạch kết hợp với các kỹ thuật trong thiết kế vật lý được gọi là phác thảo vật lý (Floorplan). Phác thảo vật lý ước tính vị trí của các thiết bị đảm bảo các kết nối giữa các thiết bị được tối ưu nhất.

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET

Hình 3.8 Phác thảo vật lý khối phân cực

- Các khối tương ứng được xếp gần nhau để tối ưu hoá các đường kết nối.

- Các khối đều được thêm 2 thiết bị giả ở 2 cạnh, chia sẻ chung lớp khuếch tán một cách liên tục và có vòng bảo vệ xung quanh.

- Khoảng cách giữa các khối là nhỏ nhất, những khối gần nhau dùng chung Poly của vòng bảo vệ để diện tích được tối ưu nhất.

3.2.4.2 Đi dây

 Đi dây các đường tín hiệu quan trọng

Hình 3.9 Sơ đồ nguyên lý Hình 3.10 Các đường tín hiệu quan trọng

- Các đường tín hiệu đều được che chắn bởi đất/nguồn.

-Tất cả các đường tín hiệu đều được tối ưu hoá để giảm điện trở và tụ trên đường kim loại, ảnh hưởng đến hiệu suất làm việc của mạch.

 Đi dây cho nguồn / đất

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Hình 3.11 Đường nguồn/đất Hình 3.12 Via

- Các đường nguồn/đất đặt lên đúng với các thiết bị.

- Độ rộng của đường kim loại nguồn/đất và số lượng Via được tối đa hoá. 3.2.4.3 Kết quả kiểm tra

TÌNH TRẠNG ĐÁNH GIÁ VẬT LÝ

DRC_IN T PASS

Bảng 3.1 Tình trạng đánh giá vật lý của khối phân cực

Hình 3.13 Kết quả kiểm tra LVS_INT Hình 3.14 Kết quả kiểm tra DRC_INT

Người hướng dẫn: TS. Võ Tuấn Minh SVT

Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET

Hình 3.15 Kết quả kiểm tra LVS_tapeout Hình 3.16 Kết quả kiểm tra DRCtapeout

Hình 3.17 Kết quả kiểm tra DRC_DP colored tapeout

3.3 Mạch khuếch đại vi sai

Mạch khuếch đại vi sai có nhiệm vụ nhận điện áp VCM từ mạch điều khiển tín hiệu đầu ra và điều chỉnh VBP để điều chỉnh dòng trong mạch điều khiển tín hiệu đầu ra, nhằm mục đích ổn định tín hiệu. Mạch khuếch đại vi sai và mạch điều khiển tín hiệu