Dựa trên công thức dòng điện của mạch Bias đã chứng minh ở trên:
I out= n .V T
ln ( K )
RS
Với n = 2 (vật liệu chế tạo là silicon).V T =11586T
Chọn dòng Bias là 100µA và hệ số K = 16, nhiệt độ là 25°C. Dễ dàng tính được giá trị điện trở Rs là 1.4kΩ.
Tăng dần kích thước của N21 và N22 lên sao cho cả 4 MOSFET đều ở trong vùng bão hòa. Khi kích thước N21 và N22 tăng lên thì các MOSFET đều tiến vào vùng bão hòa là do khi W của N21 và N22 nhỏ, do các MOSFET lúc này không nằm trong vùng đảo yếu cho nên dòng điện trong mạch vẫn theo công thức:
2 I out= R22 . β (1−√K1 ) S
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Do đó, khi W nhỏ thì beta cũng nhỏ, dòng điện trong mạch lớn, N22 mắc theo kiểu diode nên nó luôn ở trong trạng thái bão hòa, dòng điện qua N22 được xác định theo công thức:
I D 22= 1
2 β (V GS 22−V th 22)2
Dòng Id22 lớn, mà beta của N22 nhỏ nên Vgs của N22 phải lớn để đáp ứng được dòng điện, mà Vgs22 = Vds22 lớn nên Vsd của P19 nhỏ làm P19 rơi vào vùng tuyến tính. Chứng minh tương tự với nhánh còn lại, khi dòng lớn thì cũng làm N21 rơi vào vùng tuyến tính. Vì vậy cần tăng kích thước của N21 và N22 lên đủ lớn để tất cả đều bão hòa.
Ngoài ra còn cần phải tính được giá trị của mạch khởi động. Khi mạch thiết lập được giá trị dòng phân cực ổn định là 100uA, N34 cần phải ngắt khỏi mạch, suy ra Vgs của N34 phải bé hơn Vth của N34 (khoảng 400mV). Chọn Vgs của N34 lúc này bằng 200mV.
Ngoài ra để Vf nhỏ thì điện áp rơi trên R33 cần phải lớn, nên R33 cần có giá trị khá lớn, chọn R33 = 15kΩ.
→I = V
= 1.8−0.2
≈ 100uA R 15000
Tăng W của N32 lên sao cho dòng qua N32 khoảng 100uA. 3.2.4 Thiết kế vật lý mạch phân cực
3.2.4.1 Phác thảo vật lý
Việc tổ chức sắp xếp mỗi thiết bị trong một khối, mỗi khối trong một mạch kết hợp với các kỹ thuật trong thiết kế vật lý được gọi là phác thảo vật lý (Floorplan). Phác thảo vật lý ước tính vị trí của các thiết bị đảm bảo các kết nối giữa các thiết bị được tối ưu nhất.
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET