Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
CHƯƠNG 3: TÍNH TOÁN GIÁ TRỊ LINH KIỆN VÀ THIẾT KẾ VẬT LÝ
3.1 Giới thiệu chương3.2 Mạch phân cực 3.2 Mạch phân cực
Mạch phân cực có nhiệm vụ tạo ra dòng điện phân cực không phụ thuộc vào giá trị nguồn áp, cung cấp dòng phân cực ổn định này cho mạch khuếch đại vi sai và mạch điều khiển tín hiệu đầu ra.
3.2.1 Ý tưởng thiết kếXét mạch sau: Xét mạch sau:
Hình 3.1 Mạch gương dòng điện sử dụng nguồn dòng lý tưởng
Nếu Iref là một nguồn dòng độc lập (không phụ thuộc vào Vdd) và bỏ qua hiệu ứng điều chế độ dài kênh (λ = 0) thì I_D2 và I_D3 tạo ra sẽ không phụ thuộc vào Vdd. Vậy làm thế nào để tạo ra Iref. Xét trường hợp sử dụng điện trở R1 như hình 3.2:
Hình 3.2 Mạch gương dòng sử dụng điện trở
Ta có:
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET
∆ I
out
Dễ dàng thấy được là nếu dùng điện trở R1 để thay thế nguồn dòng lý tưởng thì dòng ra sẽ phụ thuộc rất nhiều vào Vdd. Vậy nên bắt buộc phải tìm được giải pháp khác. Giải pháp để thiết kế ra một mạch Bias có dòng điện tạo ra không phụ thuộc vào Vdd là mạch phải tự phân cực cho chính nó. Có nghĩa là dòng Iout tạo ra phải độc lập với Vdd, và dòng Iref phải được tạo ra từ dòng Iout bằng một cách nào đó.
Như chúng ta có thể thấy được ở hình 3.3. Dòng Iref được tạo ra từ dòng Iout nhờ cặp current mirror M3 và M4. Với kích cỡ MOSFETs đã chọn như vậy, Iout = K.Iref nếu bỏ qua hiệu ứng điều chế độ dài kênh. Khi các MOSFET mắc theo kiểu Diode được cung cấp dòng từ nguồn dòng, Iout và Iref gần như độc lập với Vdd nếu không xét đến sự thay đổi của Vgs.
Hình 3.3 Mạch self-bias
Nhưng thực tế thì khi Vdd thay đổi, Vgs của các MOSFET có thể cũng thay đổi và làm thay đổi dòng điện. Để dòng điện trong mạch được điều khiển tốt hơn, điện trở Rs được thêm vào cực S của M2 như hình 3.4. Điện trở Rs lúc này đóng vai trò như một điện trở hồi tiếp âm, khi VDD tăng làm cho Iout tăng, áp rơi trên điện trở Rs tăng làm áp Vs(M2) tăng nên Vgs của M2 giảm xuống, làm giảm Iout.
Người hướng dẫn: TS. Võ Tuấn Minh SVT
Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET
Hình 3.4 Mạch self-bias bổ sung điện trở Rs
Để chứng minh dòng điện trong mạch không phụ thuộc Vdd, ta có:
V GS 1=V
GS 2 +V
Rs
Các MOSFET trong mạch đều được thiết kế để nằm trong vùng bão hòa. Vậy nên:
I D =1 2 β(V GS−V th )2 vớiβ=μ . Cox . W L →VGS=√2 I D +V th β Vậy nên: √ 2 βI1ref +Vth1=(√2 βIout2 +Vth2)+ Iout RS →I out = R2 2 . β (1−√K1 )2 S
Chúng ta có thể dễ dàng thấy được nếu bỏ qua hiệu ứng điều chế độ dài kênh thì dòng Iout lúc này không còn phụ thuộc vào Vdd mà chỉ còn phụ thuộc vào nhiệt độ.
Tuy nhiên, khi MOSFET còn nằm trong vùng đảo mạnh (strong inversion), dòng điện tạo ra lúc này vẫn còn phụ thuộc lớn vào nhiệt độ và tiến trình do vẫn còn ảnh hưởng bởi beta trong công thức đã chứng minh ở trên, vì vậy người ta thường thiết kế sao cho các MOSFET đều hoạt động ở vùng Subthreshold (V_GS≈V_th).. Ta có dòng của MOSFET trong vùng Subthreshold là:
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
ID=ID0. →V GS =n . V T . ln (IIDD0 . . LW ) Từ hệ thức trên, ta có:
n . V T . ln (IIDref0 ..WL11 )=n . V T . ln (IIDout0..WL22 )+ I out . RS →Iout =n .
RV T ln ( K )
S
3.2.2 Mạch khởi động
Mạch khởi động đóng một vai trò rất quan trọng trong khối Bias. Nó giúp đưa mạch từ điểm làm việc chết (dòng điện bằng 0) đến điểm làm việc bình thường (Iout ổn định). Tuy nhiên, mạch khởi động thông thường vẫn tiêu thụ một dòng điện không đổi sau khi mạch đạt trạng thái ổn định. Điều này làm cho mạch tiêu tốn năng lượng hơn.
Người hướng dẫn: TS. Võ Tuấn Minh SVT
Hình 3.5 Mạch khởi động (gạch nét đứt xanh)
Khi đặt nguồn Vddq vào mạch, tất cả các MOSFET đều ngắt và dòng qua các MOSFET đều bằng 0. Để vượt qua trạng thái này, mạch khởi động tạo ra một dòng điện ban đầu từ VDDQ sang P18 và N34 xuống VSS.
Có 2 điểm làm việc cần chú ý của mạch khởi động (Hình 3.6):
- Ban đầu lúc Iref = Iout = 0. Khi Vddq tăng làm Vout cũng tăng. Khi Vout > Vthn làm dẫn N34. VGS(P18) xuống thấp làm dẫn P18. Tạo ra dòng điện ban đầu.
- Lúc Vddq tăng, dòng Iout và Iref cũng tăng, dẫn đến dòng qua điện trở R33 tăng và áp rơi trên R33 cũng tăng, Vout giảm. Khi Vout < Vthn, N34 ngắt.
Hình 3.6 Hai điểm làm việc chính của mạch khởi động
Nguyên lý hoạt động của mạch khi có mạch khởi động như sau:
- Khi Vddq tăng, Vout tăng, VG của N34 tăng, N34 bắt đầu dẫn, VD và VG của P18
kéo xuống mức thấp làm P18 và P19 dẫn. P18 và P19 có cùng VGS và có cùng size, P19 thiết kế hoạt động trong vùng bão hòa nên ID18 = ID19.
- Khi P19 dẫn, VD và VG của N22 kéo lên mức cao, đồng thời VG của N21 cũng lên
cao làm N22 và N21 bắt đầu dẫn.
- Đồng thời, khi VG của P18 xuống thấp cũng làm cho VG của P30 xuống thấp, P30
dẫn, VG của N31 tăng làm N31 dẫn, VBN tăng, đồng thời N32 dẫn, có dòng qua R33 làm Vout giảm. Khi Vout giảm xuống thấp hơn Vth, N34 ngắt khỏi mạch.
- Khi Vddq tăng, dòng Iout cũng tăng, dòng Iout đạt trạng thái ổn định khi Vddq ổn định.
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET
3.2.3 Thiết kế giá trị linh kiện
Mạch phân cực có cấu trúc đầy đủ như hình 3.7.
Hình 3.7 Cấu trúc đầy đủ của mạch phân cực
Dựa trên công thức dòng điện của mạch Bias đã chứng minh ở trên:
I out= n .V T
ln ( K )
RS
Với n = 2 (vật liệu chế tạo là silicon).V T =11586T
Chọn dòng Bias là 100µA và hệ số K = 16, nhiệt độ là 25°C. Dễ dàng tính được giá trị điện trở Rs là 1.4kΩ.
Tăng dần kích thước của N21 và N22 lên sao cho cả 4 MOSFET đều ở trong vùng bão hòa. Khi kích thước N21 và N22 tăng lên thì các MOSFET đều tiến vào vùng bão hòa là do khi W của N21 và N22 nhỏ, do các MOSFET lúc này không nằm trong vùng đảo yếu cho nên dòng điện trong mạch vẫn theo công thức:
2 I out= R22 . β (1−√K1 ) S
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Do đó, khi W nhỏ thì beta cũng nhỏ, dòng điện trong mạch lớn, N22 mắc theo kiểu diode nên nó luôn ở trong trạng thái bão hòa, dòng điện qua N22 được xác định theo công thức:
I D 22= 1
2 β (V GS 22−V th 22)2
Dòng Id22 lớn, mà beta của N22 nhỏ nên Vgs của N22 phải lớn để đáp ứng được dòng điện, mà Vgs22 = Vds22 lớn nên Vsd của P19 nhỏ làm P19 rơi vào vùng tuyến tính. Chứng minh tương tự với nhánh còn lại, khi dòng lớn thì cũng làm N21 rơi vào vùng tuyến tính. Vì vậy cần tăng kích thước của N21 và N22 lên đủ lớn để tất cả đều bão hòa.
Ngoài ra còn cần phải tính được giá trị của mạch khởi động. Khi mạch thiết lập được giá trị dòng phân cực ổn định là 100uA, N34 cần phải ngắt khỏi mạch, suy ra Vgs của N34 phải bé hơn Vth của N34 (khoảng 400mV). Chọn Vgs của N34 lúc này bằng 200mV.
Ngoài ra để Vf nhỏ thì điện áp rơi trên R33 cần phải lớn, nên R33 cần có giá trị khá lớn, chọn R33 = 15kΩ.
→I = V
= 1.8−0.2
≈ 100uA R 15000
Tăng W của N32 lên sao cho dòng qua N32 khoảng 100uA. 3.2.4 Thiết kế vật lý mạch phân cực
3.2.4.1 Phác thảo vật lý
Việc tổ chức sắp xếp mỗi thiết bị trong một khối, mỗi khối trong một mạch kết hợp với các kỹ thuật trong thiết kế vật lý được gọi là phác thảo vật lý (Floorplan). Phác thảo vật lý ước tính vị trí của các thiết bị đảm bảo các kết nối giữa các thiết bị được tối ưu nhất.
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET
Hình 3.8 Phác thảo vật lý khối phân cực
- Các khối tương ứng được xếp gần nhau để tối ưu hoá các đường kết nối.
- Các khối đều được thêm 2 thiết bị giả ở 2 cạnh, chia sẻ chung lớp khuếch tán một cách liên tục và có vòng bảo vệ xung quanh.
- Khoảng cách giữa các khối là nhỏ nhất, những khối gần nhau dùng chung Poly của vòng bảo vệ để diện tích được tối ưu nhất.
3.2.4.2 Đi dây
Đi dây các đường tín hiệu quan trọng
Hình 3.9 Sơ đồ nguyên lý Hình 3.10 Các đường tín hiệu quan trọng
- Các đường tín hiệu đều được che chắn bởi đất/nguồn.
-Tất cả các đường tín hiệu đều được tối ưu hoá để giảm điện trở và tụ trên đường kim loại, ảnh hưởng đến hiệu suất làm việc của mạch.
Đi dây cho nguồn / đất
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Hình 3.11 Đường nguồn/đất Hình 3.12 Via
- Các đường nguồn/đất đặt lên đúng với các thiết bị.
- Độ rộng của đường kim loại nguồn/đất và số lượng Via được tối đa hoá. 3.2.4.3 Kết quả kiểm tra
TÌNH TRẠNG ĐÁNH GIÁ VẬT LÝ
DRC_IN T PASS
Bảng 3.1 Tình trạng đánh giá vật lý của khối phân cực
Hình 3.13 Kết quả kiểm tra LVS_INT Hình 3.14 Kết quả kiểm tra DRC_INT
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET
Hình 3.15 Kết quả kiểm tra LVS_tapeout Hình 3.16 Kết quả kiểm tra DRCtapeout
Hình 3.17 Kết quả kiểm tra DRC_DP colored tapeout
3.3 Mạch khuếch đại vi sai
Mạch khuếch đại vi sai có nhiệm vụ nhận điện áp VCM từ mạch điều khiển tín hiệu đầu ra và điều chỉnh VBP để điều chỉnh dòng trong mạch điều khiển tín hiệu đầu ra, nhằm mục đích ổn định tín hiệu. Mạch khuếch đại vi sai và mạch điều khiển tín hiệu đầu ra lúc này tạo thành một hệ thống hồi tiếp âm.
3.3.1 Ý tưởng thiết kế
Mạch khuếch đại vi sai sử dụng cặp NMOS có cấu trúc như hình 3.8:
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Hình 3.18 Mạch khuếch đại vi sai NMOS
Dòng phân cực trong mạch được điều khiển bằng nguồn dòng lý tưởng Iss. Khi Vin1 = Vin2, dòng Id1 = Id2 = Iss/2. Vout1 = Vout2 = Vddq – Iss.Rd/2. Nếu Vin1 tăng và Vin1 > Vin2, Id1 tăng, ta lại có Iss = Id1 + Id2 nên khi Id1 tăng thì Id2 giảm. Khi đó Vout1 = Vddq – Id1.Rd giảm, Vout2 = Vddq – Id2.Rd tăng. Khi Vin2 tăng và Vin2 > Vin1, tương tự sẽ làm cho dòng Id2 tăng, Id1 giảm, Vout2 giảm, Vout1 tăng.
Hình 3.19 Đặc tuyến In/Out của mạch khuếch đại vi sai
Sử dụng mô hình tương đương tín hiệu nhỏ để xác định được hệ số khuếch đại điện áp (Vout1 – Vout2)/(Vin1 – Vin2) của mạch khuếch đại vi sai.
Hình 3.20 (a) Mạch vi sai khi chỉ xét Vin1, (b) Mạch (a) khi xét dưới góc độ mạch Source Degeneration, (c) Sơ đồ tương đương của mạch (b)
Chúng ta sẽ xem xét sự ảnh hưởng của từng input tới điện áp ở 2 node X và Y. Đầu tiên, để tính được Vx, chúng ra cho Vin2 = 0 và Vin1 được nối với nguồn điện (Hình 1.3 (a)). Mạch lúc này sẽ giống như mạch Source Degeneration (Hình 1.3 (b) (c)) với điện trở Rs là điện trở nhìn từ cực S của M2.
Ta có:
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET
R
S=
g1
m 2
Hệ số khuếch đại của mạch lúc này giống như hệ số khuếch đại của mạch Source Degeneration. Nên:
A
v
Để tính được Vy, chúng ta sẽ thay thế Vin1 và M1 bằng biến đổi Thevenin (Hình 3.11)
Hình 3.21 Chuyển đổi Vin1 và M1 bằng biến đổi Thevenin
Mạch lúc này sẽ giống như mạch Common Gate, với VT = Vin1, RT = 1/gm1. Hệ số khuếch đại lúc này sẽ là:
A v Từ hai hệ thức trên ta có: (VX −VY )∨¿Due¿Vin 1= Khi gm1 = gm2 = gm, ta được: (V X −V Y )∨¿Due ¿Vin 1=−gm . RD . V ¿1
Chứng minh tương tự với Vin2, ta cũng được hệ thức sau:
H
Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET
Tổng quát lại, chúng ta tìm được công thức tính độ khuếch đại của mạch khuếch đại vi sai như sau:
Av=(V X −V Y )total =−gm . RD
V
¿1−V
¿2
Từ công thức trên, ta thấy được để đạt được một độ lợi lớn trên mạch khuếch đại vi sai thì điện trở RD phải lớn, nhưng khi điện trở RD lớn thì lại phải đánh đổi là Voltage Swing đầu ra giảm.
Để khắc phục thì phải thay thế trở bằng một thiết bị khác vừa có trở kháng lớn để tăng độ lợi điện áp cho mạch và vừa có sụt áp nhỏ để tăng output voltage swing. Vì vậy ngày nay ở các mạch khuếch đại vi sai người ta thường sử dụng MOSFET để khắc phục vấn đề này.
Hình 3.22 Mạch khuếch đại vi sai sử dụng Active Load
Cơ chế hoạt động của mạch cũng tương tự như mạch khuếch đại vi sai sử dụng điện trở thông thường. Dòng phân cực trong mạch cũng được điều khiển bằng nguồn dòng Iss. Khi Vin1 = Vin2, dòng ID1 = ID2 = Iss/2. Khi Vin1 > Vin2, dòng Id1 tăng, Id2 giảm làm cho áp rơi trên M4 (lúc này coi như tải) giảm, Vout = Vdd – VM4 tăng. Ngược lại khi Vin2 > Vin1, dòng Id1 giảm, Id2 tăng làm cho Vout giảm.
Hệ số khuếch đại của mạch tương tự như mạch khuếch đại S chung có tải là nguồn dòng.
Av=−gm . ¿//r04 ¿
Hệ số khuếch đại này vẫn lớn và mạch có thể tăng output voltage swing do mặc dù điện trở r0 lớn nhưng điện áp Vds của MOSFET nhỏ hơn nhiều so với khi dùng điện
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
trở thông thường. Điện áp Vds rơi trên PMOS có thể giảm bằng cách tăng W của cặp PMOS.
3.3.2 Thiết kế giá trị linh kiện
Hình 3.23 Cấu trúc mạch khuếch đại vi sai
Khi Vref = VCM = 1.2V, các MOSFET trong mạch Opamp đều phải hoạt động trong vùng bão hòa để Opamp đạt được độ lợi lớn nhất. Dòng trong mạch được quyết định bởi MOSFET N4 đóng vai trò như nguồn dòng. Chọn kích thước của N4 bằng với kích thước của NMOS mạch phân cực để tạo ra dòng điện trong mạch là 100uA.
Khi Vref = VCM, dòng trên 2 nhánh luôn bằng nhau và bằng Iss/2. Ta có công thức dòng trong vùng bão hòa của NMOS:
I D =1
2. μ . Cox . W
L .(VGS−V th)2
Khi tăng W của cặp NMOS, vì dòng ID không đổi và luôn bằng Iss/2 nên Vgs phải giảm, mà Vg = VCM = Vref nên Vs phải tăng làm cho Vds của current source tăng, từ đó làm tăng dòng toàn mạch. Ngược lại với trường hợp giảm W của cặp NMOS.
Ta có công thức dòng trong vùng bão hòa của PMOS:
Người hướng dẫn: TS. Võ Tuấn Minh SVT
H
Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET
I D =1
2. μ . Cox . W L .¿¿
Khi tăng W của cặp PMOS, dòng ID qua cặp PMOS cũng không đổi và cũng bằng Iss/2 nên |V GS | phải giảm, mà V GS =V G−V S=(V G−V DDQ )<0 nên V G = V D của P2 phải tăng, làm choV D của P3 cũng tăng theo. Vì vậy khi W của cặp PMOS càng tăng, điện