Cấu trúc bộ tiền xử lý tương tự (APP) và dạng tín hiệu

Một phần của tài liệu (LUẬN văn THẠC sĩ) nghiên cứu, xây dựng hệ thống thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật DSP qua ứng dụng FPGA phục vụ nghiên cứu vật lý hạt nhân thực nghiệm (Trang 39 - 40)

Hệ ñược thiết kế ñể xử lý các tín hiệu ñến trực tiếp từ TKĐ nhạy ñiện tích ñược dùng cho các ñầu dò bức xạ. Điển hình, những tín hiệu này có biên ñộ nhỏ, thuộc dải chừng vài mV, tăng nhanh (vài chục ns tới µs), và các xung nhỏ ‘gối lên’ một xung khác như các xung tín hiệu tích lũỵ Các xung bậc thang này thể hiện ở các vệt số 1 nằm phía trên trong hình 1.7 và thực sự không phù hợp ñể trực tiếp số hóa do biên ñộ nhỏ (cỡ vài mV) trên toàn dải lớn (vài vôn). Vì vậy, APP chuẩn bị tín hiệu ñể có thể số hóa chính xác. Vệt số 1 chỉ ngõ ra TKĐ: chuỗi các ‘bước’ cỡ vài mV, cách nhau ngẫu nhiên theo thời gian. Tạp âm trắng tần số cao thể hiện rất rõ rệt. Các vệt phía trái (phía phải) ñược ño với các tia X năng lượng 60 (5.9) keV

19

tương ứng; rõ ràng, tỷ số S/N giảm ở phía phảị Các vệt số 2 biểu thị ngõ ra của APP có tín hiệu suy giảm theo quy luật hàm mũ logarit tự nhiên với thời hằng là 3.2

Hình 1.7: Các vệt tín hiệu minh họa tác vụ xử lý xung. Nguồn [101].

µs bao gồm một chuỗi xung có thời gian tăng nhanh, ñường cơ bản vài trăm mV và các giá trị cực ñại khoảng 1V. Vệt số 3 biểu thị ngõ ra ñược tạo dạng: ñỉnh của bức xạ ñược phát hiện và lưu vào phổ. Vệt số 4 là ngõ ra logic chỉ ñịnh ñỉnh có hiệu lực.

Bộ APP thực thi ba tác vụ: (1) áp dụng bộ lọc cao qua có thời hằng 3.2 µs sao cho các xung ñó không gối lên xung nào khác, (2) áp dụng hệ số khuếch ñại thô (CG) sao cho biên ñộ xung lớn nhất

xấp xỉ 1 V (ñể cực ñại hóa ñộ phân giải ADC), và (3) áp dụng ñộ trôi DC ñể tín hiệu luôn thuộc dải ADC ñơn cực. Yếu tố chính ñể ñịnh cấu

hình PA là các tín hiệu ngõ vào bộ Hình 1.8: Sơ ñồ khối APP trong hệ phổ kế. A/D phải thỏa mãn ñiều kiện của APP trong hình 1.8: ngõ vào ñã chia bậc mũ 2, thời gian tăng nhanh và suy giảm theo hàm mũ logarit tự nhiên với thời hằng 3.2 µs. Nếu PA có ngõ ra âm, ngõ vào ADC phải có ñường cơ bản cỡ vài trăm mV và giá trị cực ñại xấp xỉ 1V. Đối với PA ngõ ra dương thì Vmax xấp xỉ 2V, dùng CDP, RFP hoặc TRP.

1.4.2.4. Hình thành xung1.4.2.4ạ Kênh chậm

Một phần của tài liệu (LUẬN văn THẠC sĩ) nghiên cứu, xây dựng hệ thống thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật DSP qua ứng dụng FPGA phục vụ nghiên cứu vật lý hạt nhân thực nghiệm (Trang 39 - 40)

Tải bản đầy đủ (PDF)

(171 trang)