Trước hết là kiểm tra chỉ số kênh của phần giao diện máy tính. Chỉ số kênh ño ñúng sẽ tương ứng với ñộ dài ñịa chỉ áp tới bộ nhớ phổ. Số ñường ñịa chỉ quét theo chế ñộ 2i, với chỉ số i tăng dần từ 0 ñến 12. Cấu hình thí nghiệm gồm máy phát xung chuẩn kiểu PB-4 BNC,
Berkeley, USA phát xung TTL có tần số biến thiên từ 1 Hz ñến 600 kHz, xung này ñược nối tới ngõ vào DR ở khối FPGA-MCA8K (hình 2.1); chuyển mạch 13 vị trí gắn mạng ñiện
Hình 3.1: Cấu hình kiểm tra hoạt ñộng logic của 2i số kênh ño theo chỉ số ị trở song song 470 Ohm (ñầu chung nối + 5V) lần lượt nối tới 13 ñường vào của bộ ñảo 8bit thuộc thực thể FPGA của khối này ghép PC. Khi chuyển vị trí về nối ñất và tăng dần chỉ số i, các vạch phổ tương ứng với 2i xuất hiện ñúng ở 13 vị trí thể hiện trong hình 3.2, lần lượt là 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 210, 211, 212. Vì mục ñích
80
của thí nghiệm này là chứng tỏ hoạt ñộng hợp logic của 2i kênh ño theo chỉ số i
(vạch ‘phổ trắng’ hiển thị trên giao diện ở hình 3.2 không phản ánh thông tin năng lượng) nên các ñại lượng ñịnh lượng khác không ñược tính toán. Tuy nhiên, một số thông tin phản ánh thời gian ghi ñược như sau: thời gian ño bằng 2000 s, khởi phát lúc 14:12:05 và dừng lúc 14:45:25; vì thời gian chết bằng zero nên thời gian thực bằng thời gian ñặt trước; con trỏ chính ñang ở vị trí kênh 4096 (tức 212), số ñếm ñỉnh là 609. Chương trình phần mềm ứng dụng ñược sử dụng là MCANRỊexẹ
Hình 3.2: Kết quả kiểm tra chỉ số kênh tương ứng dùng chương trình MCANRỊexẹ