1.2.2.1. Giới thiệu
FPGA là các vi mạch số tích hợp (IC) chứa các khối logic ñịnh ñược cấu hình cùng với phép liên kết trong giữa các khối ñó. Hình 1.1 mô tả mối liên kết trong và các khối logic khả lập trình [46]. Cơ cấu thiết kế ñịnh cấu hình ñối với thiết bị FPGA cho phép hoạt ñộng ña dạng và xử lý linh ñộng các tác vụ truyền-nhận dữ liệu, giao tiếp cả trong lẫn ngoài theo các cấu hình khác nhaụ Tùy thuộc vào cách chúng ñược thực hiện, một số FPGA chỉ có thể ñược lập trình một lần, trong khi nhiều FPGA khác có khả năng tái lập trình nhiều lần.
Hình 1.1: Cơ cấu FPGA ñơn giản.
Vào năm 1984, hãng Xilinx ñã thiết kế một dòng IC gọi tên FPGA, và dòng FPGA ñầu tiên này dựa trên cơ sở CMOS, sử dụng SRAM nhằm ñịnh cấu hình các tác vụ. Thiết kế cơ bản về FPGA dựa trên bảng tra cứu (LUT) 3 ngõ vào của khối logic khả lập trình như ñã biểu diễn trong hình 1.2. Có thể kết hợp LUT với các bộ nhân và bộ lật trạng thái, chẳng hạn như ở hình 1.3 ñể hình thành khối logic lập trình cơ bản dùng trong FPGẠ
Việc ứng dụng FPGA luôn ñi cùng với phần mềm lập trình tinh vi, năng ñộng, chất lượng cao là ISE của hãng Xilinx, hoặc Max+Plus II của hãng Alterạ Đây là các phần mềm thương mại, chuyên nghiệp phục vụ nghiên cứu và ứng dụng thực tiễn. Mục ñích chính của phần mềm là cung cấp những cơ sở cho môi trường phát triển tích hợp ISE, hoặc Max+Plus II và nhờ vậy người sử dụng có thể khởi tạo các thiết kế luận lý theo ñúng ý ñồ hoạch ñịnh. Phần mềm trợ giúp trực tuyến trên giao
9
diện của chương trình là công cụ hỗ trợ ñắc lực cho việc thiết kế và lập trình có hiệu quả.
Bốn thủ tục cơ bản liên tiếp nhau quyết ñịnh một dự án thiết kế FPGA hoàn chỉnh thường bao gồm: khởi tạo chương trình, thiết kế dự án, biên dịch dự án ñó và nạp trình thiết kế [44] vào vi mạch tích hợp loại ñặc chủng.
Có hai phương pháp chủ yếu ñể lập trình cho FPGA là phương pháp chuyên nghiệp và phương pháp tiết kiệm. Tùy theo môi trường ứng dụng và ñiều kiện thực tế phù hợp, có thể lựa chọn một trong hai phương pháp nêu trên và các phương pháp này ñược trình bày trong Phụ lục A.
Hình 1.2: Cấu hình bảng tra cứu với dữ liệu nhập/xuất. Nguồn [46].
Hình 1.3: Khối logic lập trình cơ bản trong FPGẠ
1.2.2.2. Tích hợp các chức năng của FPGA
Rất nhiều ứng dụng ñòi hỏi phải sử dụng bộ nhớ có dung lượng ñủ lớn ñể ñáp ứng nhu cầu lưu phổ năng lượng. FPGA bao gồm một khối lớn bộ nhớ ñược tích hợp và gọi là khối SRAM (hoặc DRAM), tổ chức theo cấu trúc ma trận (cột, hàng) như ñược biểu diễn trong hình 1.4. Dung lượng của các khối RAM có thể biến thiên từ cỡ vài trăm ngàn bit ñến hàng chục triệu bit phụ thuộc vào dòng vi mạch ñược sử dụng, và những khối này có thể dùng cho các mục ñích ña năng.
Một số chức năng như các bộ nhân/chia, cộng/trừ là chậm nếu chúng ñược thực hiện bằng các cổng rờị Khi kết hợp số lượng lớn các khối logic khả lập trình với nhau, FPGA cung cấp các khối tích hợp gồm bộ nhân, bộ cộng và bộ tích lũy (MAC) ñược thể hiện trong hình 1.5 nhằm tăng tốc ñộ xử lý dữ liệụ
10
Hình 1.4: FPGA với các cột khối
RAM ñược tích hợp.
Hình 1.5: Kết hợp các bộ nhân, cộng, tích lũy tạo tổ hợp MAC.
1.3. Ứng dụng của DSP và FPGA trong thiết bịñiện tử
Hiện thời, FPGA có thể ñược sử dụng trong 4 lĩnh vực chính: DSP, tích hợp µC, giao tiếp giữa các lớp thực thể và tái ñịnh cấu hình thiết kế. Gần ñây, sự phát triển công nghệ vi mạch ñiện tử thế hệ mới và vai trò của nó trong thiết kế ứng dụng luôn thể hiện nhiều ñiểm nổi bật. Ưu ñiểm của hệ thống số so với hệ thống tương tự cổ ñiển ñược phản ánh trong khả năng thực thi các thuật toán phức hợp dùng ñể xử lý tín hiệu [78]. Theo cách tiếp cận này, chất lượng cao nhất của các phép ño ñạt ñược cả ở tốc ñộ ñếm thấp lẫn cao khi dùng các ñầu dò bức xạ khác nhau là khả dĩ. Các nhiệm vụ chính của hệ phổ kế như lọc và khuếch ñại tín hiệu, phát hiện và loại bỏ chồng chập xung, phân tích biên ñộ và chuyển thành phổ năng lượng [47], [63] có thể ñược thực thi tốt bằng các thuật toán DSP dùng FPGA nhờ việc xác ñịnh các hoạt ñộng khả lập trình, làm tăng ñáng kể tính linh ñộng của hệ thống, cho phép tái lập cấu hình và hiệu chỉnh các tham số hoạt ñộng nhưng không can thiệp phần cứng [72]. Bên cạnh ñó, hệ ñược phát triển có thể kết nối với máy tính dễ dàng. Nhờ có khả năng mềm dẻo và cấu trúc nội bộ linh ñộng cho phép ñịnh nghĩa và thay ñổi cách thức hoạt ñộng của mạch bằng việc lập trình nên FPGA biểu lộ sự lựa chọn ưu việt nhằm thực thi DSP trong phổ học tia gamma. Với những ưu ñiểm ñó, kỹ thuật DSP qua FPGA ñược áp dụng ñể phát triển các thiết bị về dung lượng bộ nhớ cao, tốc ñộ xử lý nhanh, tính năng ñiều khiển mềm dẻo, khả năng nhập/xuất dữ liệu lớn [65], v.v… nhằm dữ liệu hóa và lưu trữ nhiều dạng thông tin theo chế ñộ thời gian thực (realtime) hoặc ngoại tuyến (offline), ñồng thời cấu hình ño có nhiều tùy chọn ưu việt hoàn toàn xử lý qua phần mềm ñiều khiển nhưng vẫn bảo ñảm ñược các yêu cầu về thu nhận-xử lý thông tin [92-99].
11
1.4. Phương pháp ñiện tử kỹ thuật số
1.4.1. Phương pháp khử tích chập trong cửa sổ ñộng (MWD) thực hiện thuật toán DSP
Một tập hợp các vấn ñề lớn như suy giảm ñộ phân giải do các hiệu ứng bẫy ñiện tích và ñộ hụt biên ñộ (ballistic deficit), ñộ phân giải nghèo ở tốc ñộ ñếm cao, khả năng bất ổn ñịnh nhiệt với phép ño thời gian dài, v.v… thường nảy sinh trong các thiết bị ghi-ño bức xạ hạt nhân khi dùng các ñầu dò bán dẫn thể tích lớn. Nhằm giải quyết các vấn ñề này, một phương pháp mới dựa trên phép khử tích chập trong cửa sổ ñộng (MWD) ñã ñược phát triển và hướng tới áp dụng thiết kế hệ phổ kế gammạ Đây là một trong những phương pháp xử lý xung kiểu số hữu hiệu dùng trong phổ học tia gamma có dữ liệu nhập/xuất lớn và ñộ phân giải caọ
1.4.1.1. Giới thiệu
Trong việc thiết kế hệ thống hiện ñại ñối với phổ kế tia γ phân giải cao, một vấn ñề cần ñề cập là bằng cách nào ñể ño bức xạ γ phát ra ở phản ứng hạt nhân có hiệu quả, chuẩn xác và nhanh ñến mức khả dĩ. Từ quan ñiểm về mặt thiết bị, hiệu suất cao ñược cung cấp bởi góc khối toàn phần của hệ phổ kế lớn, hiệu suất ñỉnh quang cao, tỷ số ñỉnh trên phông lớn và ñộ chuẩn xác cao ñược hỗ trợ nhờ sử dụng các bộ triệt Compton và thể tích lớn hoặc ngay cả các ñầu dò Ge với ñộ phân giải nội tại caọ Tuy nhiên, các ñặc ñiểm này thường chỉ biểu trưng trường hợp lý tưởng, trong khi ñặc trưng ñộ phân giải nội tại cao còn phụ thuộc nhiều vào hệ thống xử lý tín hiệu dùng trên thực tế. Khi thời gian phân giải tồi, khả năng nhập/xuất dữ liệu của hệ thống xử lý kém, ñộ phân giải nội tại cao của các ñầu dò germanium có thể bị tác ñộng mạnh do việc chống chồng chập không hoàn hảo hoặc bởi vắng sự hiệu chỉnh ñộ hụt biên ñộ.
Phương pháp xử lý tín hiệu số mới MWD có khả năng khai thác tương ñối ñầy ñủ ñặc trưng ñược cải thiện của các hệ phổ kế hiện ñại và trên thực tế phương pháp này ñã ñược mô tả chi tiết qua nhiều công trình [21-23], [41], [56], [62], [69], [82], [86-89], ñồng thời ứng dụng rất hiệu quả với DSP qua công nghệ ñiện tử mới FPGẠ Phương pháp MWD cho phép thực hiện các bộ lọc tạo dạng xung hỗ trợ sự cân bằng tốt nhất giữa tạp âm, thời gian phân giải và ñộ hụt biên ñộ [94], tức là sự
12
thỏa hiệp tối ưu giữa việc ñạt ñược tỷ số S/N tốt nhất hoạt ñộng ở các tốc ñộ ñếm cao nhưng không giảm ñộ phân giải [79], [83] với năng lượng toàn phần của sự kiện bức xạ ño ñược không nhạy theo các thăng giáng thời gian tăng trong tín hiệu ñầu dò [81]. Để thực hiện ñược ý ñồ này, phương pháp xử lý mới phải tái cấu trúc sự phân bố ñiện tích ban ñầu sinh ra từ sự kiện bức xạ bất kỳ, và tác vụ này cung cấp
cả cách triệt tối ưu các hiệu ứng hụt biên ñộ lẫn kiểu làm trơn dữ liệu tín hiệụ Việc tạo dạng tối ưu ñược xác ñịnh bởi các diễn biến khác nhau của hai thành phần ñóng góp chính vào tạp âm của hệ phổ kế bán dẫn: tạp âm song song tỷ lệ với thời gian, còn tạp âm nối tiếp tỷ lệ nghịch với thời gian; kể cả ñiều kiện ràng buộc về nhu cầu hoạt ñộng ở tốc ñộ ñếm caọ Sự thỏa hiệp tối ưu là khả dĩ nhờ giới hạn các tác vụ xử lý xung cho cửa sổ lấy mẫu ñộng ñược thảo luận trong phần kế tiếp.
1.4.1.2. Tái cấu trúc ñiện tích của sự kiện
Các thành phần cơ bản của hệ ño là ñầu dò nối với tiền khuếch ñại nhạy ñiện tích (CSP) và khuếch ñại phổ (AMP). Trong mục này, ñể ñơn giản, gọi CSP là PA (tiền khuếch ñại). Sự kiện bức xạ bất kỳ khi tương tác với ñầu dò luôn sinh lượng ñiện tích tỷ lệ với năng lượng bị hấp thụ, lượng ñiện tích ñó tạo nên tín hiệu ‘bậc’ ở ngõ ra PA, UP(t), ñược mô tả bởi tích chập giữa hàm phân bố ñiện tích g(t) với ñáp
ứng xung của PA, f(t):
( ) ( ) ( ) , P U t g τ f t τ τd +∞ −∞ = ∫ − (1.1)
Nếu thời gian tích góp ñiện là tức thời, g(t) sẽ trở thành hàm delta và phương
trình (1.1) (ghi tắt là pt. (1.1)) có thể ñược viết lại: ( ) ( ),
U t =Gf t (1.2)
ở ñó G là ñiện tích toàn phần tỷ lệ với năng lượng bức xạ bị hấp thụ. Các hệ thống hình thành xung tương tự (APS) có sử dụng mạch vi phân ñể trích xuất G, ñược theo sau bởi tập các mạch tích phân (dạng cổng hoặc gán trọng số). Chuỗi xử lý này làm việc hoàn hảo chỉ khi chức năng ñiện tích là hàm delta-ñiều kiện lấy tích phân của phép nhân chập (pt. (1.1)) ñể có sản phẩm là pt. (1.2). Chuỗi ñó vẫn hoạt ñộng hiệu quả nếu thời gian góp ñiện tích là ngắn so với mọi thời hằng tạo dạng ñược dùng ở nhánh ñang xử lý. Trong trường hợp các ñầu dò bán dẫn thể tích lớn, thời
13
gian dịch chuyển của electron-lỗ trống không thể bỏ quạ Vai trò tương hỗ giữa thời gian và các hằng số tạo dạng dẫn ñến sự suy giảm ñộ phân giải, ñược biết ñến như ñộ hụt biên ñộ. Ở các tình huống như vậy, không thể thay thế tích phân phép nhân chập ở pt. (1.1) bằng pt. (1.2), và giải pháp tự nhiên là áp dụng phép khử tích chập ñể xử lý: phân bố ñiện tích ban ñầu của tín hiệu ñầu dò ñược tái lập từ ngõ ra PA và biên ñộ thực của ñiện tích toàn phần ñược ñọ Ngoài ra, phép khử tích chập còn loại bỏ các ảnh hưởng về tần số-thời gian phát xuất từ các tầng thiếu hoàn hảo của hệ và làm tăng ñặc trưng phân giải lẫn khả năng nhập/xuất của các hệ phổ kế bán dẫn. Trong bối cảnh ñó, phép khử tích chập ñược nhìn nhận là công cụ rất hữu hiệu ñể trích xuất ñúng thông tin nguyên thủy của ñầu dò, và trước hết phải tiến hành lượng tử hóa tín hiệu PA bởi bộ A/D nhanh. Trong miền số, tích phân của các hàm liên tục trở thành tổng của các hàm phân bố rời rạc [21]:
0 ( ) ( ) ( ), P S S S S j U it g jt f it jt ∞ = =∑ − (1.3)
ở ñó tS là chu kỳ lấy mẫu, tức chu kỳ lượng tử hóa của UP(t).
UP(t) là thành phần ñược quan sát bởi bộ A/D, bao gồm ñáp ứng xung của PA
và ñáp ứng của ñiện tử tương tự bố trí giữa ngõ ra PA và ngõ vào bộ A/D. UP(itS) là
biểu diễn thời gian-rời rạc bằng số của UP(t). Tương tự như vậy, f(t) là ñáp ứng xung toàn phần của ñiện tử tương tự nằm trước bộ A/D, và f(itS) là biểu diễn thời
gian rời rạc bằng số của f(t). Nếu thang thời gian ñược chuẩn hóa theo tS, pt. (1.3) trở nên: 0 ( ) ( ) ( ), P j U i g j f i j ∞ = =∑ − (1.4)
Thực ra, pt. (1.4) là tập các phương trình phải ñược giải theo g(j). Nhiệm vụ
này rất khó thực thi theo thời gian thực ngay cả bằng máy tính lớn, song có thể ñơn giản hóa quá trình nàỵ Thứ nhất, thành phần tương tự của hệ, bao gồm PA, thông thường là bất biến với thời gian và chịu tác ñộng nhân quả. Quan hệ tựa nhân quả nói lên rằng ngõ ra chỉ phụ thuộc vào các giá trị quá khứ và hiện tại ở ngõ vào, tức chỉ phụ thuộc vào lượng ñiện tích có trước và hiện thời tích lũy trong ñầu dò. Điều ñó có nghĩa:
14
( ) 0; ,
g j = ∀ >j i (1.5)
ở ñó i là dòng tức thời tương ứng với mẫu dòng UP(i) xuất từ bộ A/D. Từ ñây, pt. (1.4) trở nên: ( ) i ( ) ( ); , P j z U i g j f i j i z = =∑ − ∀ > (1.6)
với z là tham chiếu thời gian tùy ý.
Số các phương trình trong tập pt. (1.6) có thể ñược rút gọn hơn nữa khi thừa nhận hàm ñiện tích bị giới hạn phía phải, tức phân bố ñiện tích ở các ñiều kiện bình thường luôn có giới hạn theo thời gian. Giả ñịnh rằng không có ñiện tích nào liên kết với sự kiện ñơn bên ngoài chu kỳ quan sát (còn gọi là cửa sổ quan sát) có ñộ dài chuẩn tắc M, lúc ñó số phương trình thuộc tập pt. (1.6) ñược rút gọn tới M, và ñáp ứng xung của f(t) sẽ xác ñịnh theo các ñiều kiện ñúng. Hàm này có thể biểu diễn ñược bằng số hoặc bằng phân tích và cả hai kiểu biểu diễn ñều khả dĩ khi chúng ñảm nhiệm vai trò ñặc trưng hóa thành phần tương tự có PA một cách thỏa ñáng. Các PA kiểu xóa bằng tranzistor (TRP) là trường hợp ñặc biệt; và ñối với chúng sự sự suy giảm biên ñộ tiến về zero và xung dạng bậc có thăng giáng nhỏ do các ảnh hưởng ñã nêu trên. Vì phần tương tự ñứng trước bộ A/D nên xung bậc có thể sinh ra các giá trị tương quan của các mẫụ Thông thường mối tương quan ñó sẽ làm suy giảm ñộ chính xác và khả năng triệt tạp âm của toàn hệ. Tạp âm ngõ vào hoạt ñộng theo mối tương quan vừa nêu, tuy nhiên ñể có suy giảm hàm mũ trong ñáp ứng xung của thành phần tương tự, tức là có ít nhất một cực trong hàm truyền là ñiều vẫn luôn mong muốn. Việc này có thể thực hiện ñược nhờ bổ sung tầng vi phân sau PẠ Bên cạnh ñó, tác vụ lấy vi phân cho phép sử dụng tốt hơn dải ñộng ngõ vào của bộ A/D. Với tầng vi phân bổ sung, các TRP sẽ kết nối phù hợp vớithành phần tuyến tính ñơn hoặc ña cực trước tầng lượng tử hóạ Tương tự, ñối với các PA phản hồi bằng trở (RFP) có phân rã hàm mũ chậm, tầng lấy vi phân có thể ñược bổ sung ngay ngõ vào bộ A/D. Trong cả hai trường hợp, các nội cực(internal poles)phải ñược bù trừ.
Giả ñịnh rằng ñáp ứng xung của thành phần tương tự ñược biết trước, tập các pt. (1.6) có thể giải ñược nhờ ma trận {g}(z, z+M), có M phần tử liên kết cửa sổ (z,
15
z+M) hay tương ñương (n-M, n). Sau khi cộng tất cả các phần tử của ma trận này,
ñiện tích toàn phần trong cửa sổ thu ñược bằng:
( ) z M ( ) n ( ); , i z i n M G n g i g i n z M + = = − = ∑ = ∑ ∀ = + (1.7)
Khi tăng z (tham chiếu thời gian) lên một sau mỗi lần giải các tập pt. (1.6) và (1.7) sẽ thu ñược dãy liên tục các kết quả G(n), mỗi kết quả biểu diễn ñiện tích toàn phần
ñược phóng thích trong cửa sổ liên kết, và mỗi cửa sổ sẽ dịch theo cửa sổ trước bởi một chu kỳ lấy mẫụ Do sự gối chồng (M-1) ñiểm giữa hai cửa sổ liền kề nên bước (n → n+1) ñòi hỏi duy nhất phương trình cuối trong tập (1.6) mới ñối với i = n +1 phải ñược giảị Yêu cầu giống như vậy có hiệu lực ñối với (n+1 → n+2), v.v… Kết