Về tổng thể, bộ MCA số hoạt ñộng giống như MCA truyền thống, ngoại trừ việc ngõ vào ñã ñược số hóạ MCA phát hiện biên ñộ ñỉnh của dạng xung ñã hình thành nhờ dùng mạch dò ñỉnh số. Nếu logic chọn lựa này cho biết xung có hiệu lực, MCA tăng giá trị và lưu vào ô nhớ tương ứng biên ñộ ñỉnh. DPP ño phổ, ñếm sự kiện suốt thời gian thu nhận (ACQT). ACQT là thời gian thực trôi qua và suốt thời khoảng ñó dữ liệu ñược truyền [23], [66]. Xung nhịp ACQT bị ngắt theo khoảng sự kiện nhất ñịnh, bao gồm việc truyền dữ liệu trên tuyến dẫn nối tiếp và các chu kỳ xóạ Tốc ñộ ñếm thực ñược tính thông qua ACQT thực tế hơn là thời gian truyền dữ liệụỞ các tốc ñộ ñếm cao, TRP sẽ xóa nhiều lần nên ACQT sẽ ngắn hơn trong mỗi lần truyền và thời gian này ñược hiển thị cùng với các số ñếm chậm và nhanh. Tất cả hệ thống phổ kế hạt nhân ñều biểu diễn DT liên quan ñến mỗi tương tác của bức xạ [42], [67], [82]. Sau mỗi tương tác, tồn tại một khoảng thời gian mà nếu xung xuất hiện trong thời khoảng ñó sẽ không phát hiện ñược nên không ñóng góp vào các số ñếm ngõ rạ Do thời gian xuất hiện của xung là ngẫu nhiên nên luôn tồn tại xác suất ñể các xung xảy ra trong khoảng DT này, và vì vậy tốc ñộ ñếm ngõ ra (Rout) ño bởi hệ thống luôn thấp hơn tốc ñộ ñếm ngõ vào (Rin). Khi xác ñịnh ñược DT, các mất mát về số ñếm ñược hiệu chỉnh bổ sung. Đặc trưng DT của bộ DPP khác với ñặc trưng DT của các hệ thống tương tự truyền thống rất ñáng kể:
+ DT/xung của bộ DPP sẽ thấp hơn DT/xung của bộ APS. Không có DT liên quan ñến việc thu nhận ñỉnh và DT theo mỗi xung giảm nhiều do FIR của sự hình thành tín hiệụ
24
Vào Ra
Trễ
+
-
+ Sử dụng kênh nhanh ñể trực tiếp xác ñịnh Rin, từ ñó ñộ chuẩn xác của phương pháp này tốt hơn nhiều so với khi dùng các ñồng hồ thời gian thực.
+ Đánh giá DT của hệ nhờ so sánh tốc ñộ ñếm trong các kênh nhanh và chậm. DPP có nhiều bộ ñếm ñược khởi phát và dừng ở cùng thời ñiểm như ñã dùng ñể ghi phổ gồm: bộ ñếm kênh nhanh ghi tất cả các sự kiện kênh nhanh vượt ngưỡng nhanh và lưu vào phổ, có các bộ SCA cùng ngưỡng xác lập, kể cả logic chọn xung (PUR, RTD, v.v …).
1.4.3. Mô hình thuật toán DSP dùng trong thiết kế bộ ghi-ño bức xạ
1.4.3.1. Giới thiệu
Các thuật toán ñệ quy ñể hình thành xung và xử lý xung theo thời gian thực trong các phép ño chiều cao xung ñã ñược phát triển và trình bày trong công trình [87] và các kết quả liên quan quá trình ñộng theo ñúng chế ñộ thời gian thực ñã ñược ñề cập trong [89]. Tín hiệu vi phân từ PA dạng hàm mũ ñược khuếch ñại và số hóạ Dữ liệu số hóa ñược khử tích chập sao cho ñáp ứng xung của mạch cao qua ñược loại bỏ. Xung ñã khử tích chập ñược xử lý bằng bộ lọc
số bất biến theo thời gian (time- invariant) cho phép tổng hợp các dạng tam giác hoặc hình thang. Giả ñịnh rằng xung hàm mũ ñược số hóạ Tín hiệu này có thể thu ñược nhờ lấy vi phân tín hiệu từ bộ CSP hoặc bộ RFT có mạch bù trừ P-Z.
Hình 1.12: Đơn vị kết hợp tác vụ làm chậm- thuật toán trừ.
Cách thức này cho phép loại trừ ñộ dịch DC và khuếch ñại các xung ngắn dạng mũ ñể ñộ phân giải của ADC lấy mẫu có thể ñạt mức tốt nhất với giả ñịnh rằng thuật toán xử lý tín hiệu bậc ngõ vào ñã số hóạ Khi ngõ ra của CSP ñược số hóa trực tiếp, ñộ phân giải số của bộ xử lý phụ thuộc vào ñặc trưng tạp âm của tín hiệu và số mẫu ñược số hóa trong cửa sổ lấy trung bình trượt (MA). Do khả năng ñáp ứng phù hợp với các ứng dụng theo thời
gian nên việc sử dụng thuật toán hình thành kiểu số ñược quan tâm áp dụng và cho phép tổng hợp dạng xung hình thang/
tam giác. Hình 1.13: Bộ khử tích chập mạch cao qua kiểu số.
r(n) Số hóa ACC Mv(n) p(n) Σ HPD C R τ = CR M ≈τ/T CLK – 0.5 M TCLK v(n) + + MUL
25
1.4.3.2. Bộ tạo dạng xung số (DPS) hình thang
Thuật toán ñệ quy biến ñổi xung hàm mũ ñã số hóa v(n) sang xung hình thang cân s(n) ñược cho như sau:
, ( ) ( ) ( ) ( ) ( ), k l d n =v n −v n−k −v n l− +v n− −k l (1.10) , ( ) ( 1) k l( ), 0, p n = p n− +d n n≥ (1.11) , ( ) ( ) k l( ), r n = p n +Md n (1.12) ( ) ( 1) ( ), 0, s n =s n− +r n n≥ (1.13)
ở ñó v(n), p(n), và s(n) bằng zero với n < 0. Tham số M chỉ phụ thuộc vào thời hằng phân rã τ của xung hàm mũ và chu kỳ lấy mẫu Tclk của bộ số hóa và ñược cho bởi:
( ) 1 exp clk / 1 .
M = T τ − − (1.14)
Đối với các giá trị τ/Tclk > 5, pt. (1.14) có thể ñược xấp xỉ như sau: M = τ / Tclk – 0.5.
Pt. (1.10) có thể ñược diễn ñạt như một chuỗi hai thủ tục giống nhau cho bởi tập phương trình: ( ) ( ) ( ), k d n =v n −v n−k (1.15) , ( ) ( ) ( ). k l k k d n =d n −d n l− (1.16)
Đơn vị thực thi thuật toán của pt. (1.15) hoặc pt. (1.16) ñược phác họa trong hình 1.12, gọi là ñơn vị trừ-làm chậm (DS), và khối ñó chứa hai thành phần cụ thể là ñường trễ lập trình ñược và bộ trừ. Rõ ràng rằng thuật toán cho bởi pt. (1.10) thực thi ñược bằng cách nối tiếp hai ñơn vị DS lần lượt có ñộ sâu của ñường ống là k và
l. Khoảng thời gian của sườn tăng (giảm) ở dạng hình thang ñược cho bởi giá trị k và l và khoảng rộng của khe ñỉnh phẳng hình thang ñược cho bởi giá trị tuyệt ñối của ñộ sai phân giữa k và l (abs(l – k)). Thành phần quan trọng nhất của bộ tạo dạng số hình thang là ñơn vị tiến hành các tác vụ cho bởi các pt. (1.11) và (1.12). Thuật toán ñược xác ñịnh bởi các phương trình này sẽ khử tích chập ñáp ứng của bộ lọc cao qua CR. Nói cách khác, nếu xung hàm mũ ñược lấy mẫu có thời hằng phân rã τ áp tới ngõ vào của ñơn vị như vậy, ñáp ứng xung là tín hiệu bậc. Đơn vị HPD cũng có thể ñược sử dụng như mạch số bù trừ P-Z. Vì cả hai mạch ñều là các hệ tuyến bất biến theo thời gian nên ñáp ứng liên kết hai ñơn vị theo cấu trúc nối tiếp là
26 r(n) Số hóa ACC MUL M1v(n) p(n) Σ HPD C R τ2 = CR M1 = [exp(TCLK/τ1 – 1)]-1 M1 TCLK v(n) τ1 τ2 + ñộc lập với thứ tự kết nối [88]. Từ ñó, ảnh hưởng của xung phân rã hàm mũ ngõ vào bị loại khi xác lập tham số M như là
hàm của thời hằng phân rã tín Hình 1.14: Cấu hình HPD như bộ bù trừ P-Z số. (pt. (1.14)) và dạng mạch số bù trừ P-Z trong hình 1.14. Khối cấu trúc cuối của DPS hình thang là bộ cộng thực thi thuật toán ñược cho bởi pt. (1.13), nằm ở vị trí sau cuối trong dây chuyền xử lý. Độ phân giải số của bộ cộng này phải ñủ lớn ñể tích lũy giá trị số của dữ liệu ngõ ra lớn nhất có thể. Khi dùng các khối cấu trúc ñã mô tả như trên, tác giả của công trình [88] xây dựng mô hình cho DPS hình thang/tam giác.
Mô hình này có ADC lấy mẫu và bộ xử lý tốc ñộ caọ Tất cả các tham số của tín hiệu tạo dạng ñược ñiều khiển thuần số. Sơ ñồ khối DPS hình
Hình 1.15: Sơ ñồ bộ DPS hình thang/tam giác. Ở ñó: DLn - bộ làm chậm, ∑n - bộ cộng/trừ, ACCn - bộ cộng, MULn - bộ nhân, DSi - bộ trừ và trễ. thang ñược biểu diễn trong hình 1.15. Khi tín hiệu vào là hàm bậc, ñơn vị HPD ñược bỏ qua; lúc ñó dữ liệu số sau hai toán hạng làm chậm-trừ ñược áp trực tiếp tới bộ cộng ngõ rạ Để bộ DPS nhận tín hiệu vào kiểu hàm mũ hoặc bậc, một phiên bản của ñơn vị HPD ñã ñược sử dụng. Dữ liệu ngõ vào bộ nhân và bộ cộng ghép kênh ñược nhân bởi hai thừa số m1 và m2tương ứng. Khi tín hiệu ngõ vào là xung hàm mũ, mối quan hệ giữa các hệ số nhân m1 và m2ñượccho bởi:
1/ 2 ,
m m =M (1.17)
ở ñó m2 là tham số xác ñịnh CG bằng số của DPS và M ñược cho bởi pt. (1.14). Khi tín hiệu ngõ vào là hàm bậc, hệ số m2bằngzero và CG số ñược xác ñịnh bởi thừa số nhân m1. CG số thay ñổi ñược bằng chương trình cho phép làm thích ứng dải dữ liệu ngõ ra DPS với bộ nhớ ña kênh. Hình 1.16 biểu diễn cấu hình thuật toán về ñáp ứng của DPS cho xung hàm mũ.
DL1[k] MUL Σ1 DL2[l] Σ2 M Σ3 U L ACC1 A C C2 m2 m1 + + + + _ _ v(n) s(n) r(n) p(n) dl(n) dk(n) DS1 DS2 HPD
27
Hình 1.16: Mô hình thuật toán tạo tam giác/hình thang khi tín hiệu PA là hàm mũ.
1.4.3.3. Nhận xét
Khi dựa trên các thuật toán hình thành xung số theo thời gian thực, cấu hình của các bộ tạo dạng bất biến theo thời gian ñược nghiên cứu và kiểm trạ Thuật toán này cho phép tổng hợp các dạng xung tam giác/hình thang và ñiều khiển thuần số các tham số hình thành xung. Việc áp dụng thuật toán ñó ñể thiết kế một số khối ñiện tử dùng trên thực tế sẽ ñược trình bày ở chương 2.
1.4.4. Biến ñổi A/D dựa trên phép khử tích chập trong cửa sổñộng 1.4.4.1.Giới thiệu
Kỹ thuật biến ñổi tương tự-số (A/D) chất lượng cao dùng phương pháp MWD ñể xử lý tín hiệu ngày càng ñược phát triển rộng rãi trong xây dựng thiết bị ghi-ño tia γ. Phương pháp này cho phép biểu diễn quá trình biến ñổi A/D bằng chuỗi các phép ño ñiện tích toàn phần (total charge) của sự kiện qua sơ ñồ lấy mẫu hữu hiệu ñể DNL nhỏ, INL thấp và DT xấp xỉ zero, kể cả hệ số phẩm chất của tham số lượng tử hóạ Đặc ñiểm này kết hợp với cấu trúc biến ñổi kiểu ñường ống là thành tố quan trọng trong hệ phổ kế dùng ñầu dò Gẹ Các tham số chính của phát triển này ñược ñánh giá qua hoạt ñộng của bộ biến ñổi A/D và bộ DPP.
Mục tiêu chính của hạng mục này là trình bày sự phát triển phổ kế sử dụng các ñầu dò tia γ chất lượng cao và sơ ñồ thực hiện phần cứng hệ thu nhận dữ liệu giải quyết các nhu cầu bức thiết trong phép ño gammạ ADC xử lý xung (PPADC) [22] ñược phát triển như là thành phần ñiện tử chính ñối với hệ. Khái niệm PPADC dựa trên MWD ñã ñược trình bày qua một số công trình [21], [86], [88], ở ñó các tham số bộ lọc và tốc ñộ-tạp âm ñược ñề cập ñến.
1.4.4.2. Biến ñổi A/D-Biểu diễn tương ñương
Các tham số chính của phép biến ñổi A/D ñối với các ứng dụng phổ học hạt nhân là ñộ phân giải, thời gian và dải biến ñổi, ñộ ổn ñịnh và các DNL-INL. Từ
DL2[l] MUL2 ACC1 Σ4 M U L ACC2 ACC3 m2 m1 + + + v(n) s(n) HPD Ngõ ra Ngõ vào ñã lấy mẫu DL1[k] _ M U L1 V1 k + _ _ + Σ2 Σ1 Σ3
28
trước, các kỹ thuật biến ñổi ñược sử dụng phổ biến nhất là kiểu Wilkinson và xấp xỉ liên tiếp. Kiểu ñầu tiên sở hữu tính ñồng nhất nội tại cao về ñộ rộng kênh song ñòi hỏi thời gian biến ñổi dàị Kiểu biến ñổi sau nhanh hơn nhưng ñòi hỏi kỹ thuật bù ñộ bất ñồng nhất (dithering), ñược biết ñến như phương pháp thang trượt [29], ñể giảm tính bất ñồng ñều ban ñầu của ñộ rộng. Cấu trúc thang trượt chuẩn ñược biểu diễn trong hình 1.17a, và biểu diễn tương ñương của phương pháp này ñược trình bày trong hình 1.17b. Bộ biến ñổi A/D ñược thay thế bởi một bộ biến ñổi lý tưởng với ñộ chuẩn xác cao và phân giải hữu hiệu nhờ tập hợp các máy phát sai số, ký hiệu q(t) ñối với sai số lượng tử hóa, f1(U) cho INL và f2(U) cho DNL. Tất cả máy phát có tương quan theo thời gian với phép biến ñổi A/D ñược biểu diễn trong sơ ñồ bởi vạch ‘khởi phát’ chung. Từ quan ñiểm thống kê, sai số lượng tử hóa không tương quan với biên ñộ (U) lúc ñang biến ñổi, vì vậy sai số này ñược mô tả như thành phần thời gian. Tuy nhiên, INL và DNL lại có tương quan mạnh và ñược mô tả theo thành phần biên ñộ. Thực tế, phương pháp thang trượt chuẩn làm giảm tương quan này bằng cách biến ñiệu máy
phát sai số DNL.
Hình 1.17: (a) Phương pháp thang trượt chuẩn, (b) Biểu diễn tương ñương của phương pháp thang trượt chuẩn.
Các thành phần khác từ sơ ñồ tương ñương là chuyển mạch nối tiếp biểu thị chu kỳ biến ñổi TC và ‘bộ giới hạn’ ñược ñiều khiển bởi dải lấy trung bình theo thang trượt ∆max. Giải pháp ñược ñề xuất ñể hoàn thiện ñặc trưng của phương pháp thang trượt chuẩn là lấy trung bình xuôi-ngược (hai chiều) [29]. Phương pháp lấy trung bình ngược-xuôi ñược trình bày theo sơ ñồ tương ñương nằm trong phần gạch nối ở hình 1.17b. Mạch phát hiện và giữ ñỉnh (T/H) ñứng trước tầng A/D trong khối ADC (cấu hình 1.17a) sẽ ñóng góp sai số vào các máy phát sai số trong biểu diễn tương ñương của phép biến ñổị Ở ñây, thời gian biến ñổi (CONVT) ñược cộng vào thời gian ñạt ñỉnh-tức thời gian lấy tích phân (INTT) của bộ lọc ñứng trước bộ tạo
A/D + Bộ lọc/ Khuếch ñại (a) D/A T/H Từ PA Bộ trừ A Ra B Bộñếm A/D lý tưởng Bộ lọc (b) U Vào Ra Bộ giới hạn Umax-∆max TC f1(U) INL + DNL q(t) Khởi phát Bộ biến ñiệu f(∆) f2(Ư ∆)
29
dạng. Công trình [22] ñã phân tích CONVT hiệu dụng trung bình cùng quan hệ tương hỗ giữa CONVT và INTT, nếu INTT dài hơn CONVT thì tốc ñộ nhập/xuất dữ liệu không bị tác ñộng bởi quá trình biến ñổị Tuy nhiên, trong nhiều trường hợp việc ñòi hỏi DT của ADC ngắn hơn INTT là khó ñáp ứng. Ngoài ra, tạp âm sinh ra bởi mạch ñứng trước bộ biến ñổi A/D sẽ làm tồi ñặc trưng kênh [39], [40], [83].
Các máy phát sai số có nhiệm vụ làm sáng tỏ việc thiết kế ADC. Vì biến ñổi A/D là công ñoạn cuối trong chuỗi xử lý nên các sai số biến ñổi không ñược lọc ở giá trị ñọ Nếu sự biến ñổi ñược tiến hành trước khi lọc (hình 1.18a), các sai số buộc phải triệt bỏ. Hệ quả, thay vì có duy nhất một phép ño tín hiệu, tập các phép ño ñược thực thi làm tăng thông tin thống kê về sự kiện dẫn ñến ñộ chính xác ñược cải thiện.
Hình 1.18: (a) Phép biến ñổi trước lọc, (b) Kiểu biến ñổi phi tuyến, (c) Kiểu biến ñổi thống kê, (d) Biểu diễn thống kê tương ñương của biến ñổi A/D. Kế tiếp, biểu diễn tương ñương của sự biến ñổi (hình 1.18d) chứa các máy phát tạp âm thống kê, ký hiệu q(n) ñối với sai số lượng tử, f1(n) ñối với INL, và f2(n) ñối
với DNL, các máy phát ñó ñược giả ñịnh không có tương quan với giá trị ño; bởi vậy chúng ñược trình bày trong sơ ñồ này như thành phần thời gian ñược chuẩn hóa cho chu kỳ lấy mẫu và mô hình thống kê (hình 1.18c) thường hay dùng hơn mô hình phi tuyến (hình 1.18b) khi lấy mẫu A/D. Rốt cục, các nguồn tạp âm này ñược cộng vào các biểu diễn tương ñương thống kê của các nguồn tạp âm bước và delta của ñầu dò [82, 83] và mọi phép ño phải ñược gán trọng số giống nhau ñể cực tiểu hóa phương sai của kết quả.
1.4.5. Phương pháp liên kết cổng logic dùng FPGA trong Max+Plus II
Để ñáp ứng việc lập trình cho các loại vi mạch ña năng thuộc họ FPGA theo phương pháp chuyên nghiệp, hãng Altera cung cấp phần mềm chuyên dụng ña năng là Max+Plus II ñể lập trình cho dòng FPGA ñược chọn theo phương pháp liên kết
Bộ lọc A/D Từ PA Ra (a) Bộ lấy mẫu (c) U^(n) = N(n) + q(n) U0(t) + q(n) A/D lấy mẫu lý tưởng (d) Vào Bộ MWD Tín hiệu f1(n) INL + DNL q(t) f2(n) Tạp âm bước