CHƯƠNG 7 HỆ THỐNG ĐIỀU KHIỂN KHÍ NÉN, THỦY LỰC
7.3. Biểu diễn các phần tử logic khí nén, thủy lực
7.3.1. Phần tử NOT
Van đảo chiều 3/2 có vị trí "khơng", tại vị trí "khơng" cổng tín hiệu ra A nối với nguồn P. Khi chưa có tín hiệu vào a=0, cửa A nối với cửa P. Khi có tín hiệu vào a=1, van đảo chiều đổi vị trí , cửa A bị chặn và khơng có khí.
7.3.2. Phần tử OR
Phần tử OR là van đảo chiều 3/2 có vị trí "khơng", tại vị trí "khơng" cổng tín hiệu ra A bị chặn. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A bị chặn. Khi có tín hiệu vào a1=1 hoặc a2=1, van đảo chiều đổi vị trí, cửa A có khí nén (nối với nguồn P).
7.3.3. Phần tử NOR
Phần tử NOR là van đảo chiều 3/2 có vị trí "khơng", tại vị trí "khơng" cổng tín hiệu ra A nối với nguồn P. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A nối với nguồn P. Khi có tín hiệu vào a1=1 hặc a2=1, van đảo chiều đổi vị trí, cửa A bị chặn.
7.3.4. Phần tử AND
Phần tử AND gồm hai van đảo chiều 3/2 đấu nối tiếp nhau. Chỉ khi đồng thời hai tín hiệu a1 và a2 cùng tác động thì đầu ra A mới có tín hiệu khí nén.
7.3.5. Phần tử NAND
Phần tử NAND cũng sử dụng hai van đảo chiều 3/2, nhưng cách đấu nối khác đi so với phần tử AND.
7.3.6. Phần tử EXC-OR
Phần tử EXC-OR gồm một van OR, một van AND và van đảo chiều 3/2 có vị trí "khơng", và ở vị trí "khơng" cửa A nối với nguồn P.
7.3.7. R-S Flip Flop
a) Van đảo chiều xung 3/2 được sử dụng như phần tử Flip Flop RS
Sơ đồ mạch logic và bẳng chân trị được biểu diễn như hình vẽ:
b) Van đảo chiều 4/2; 5/2 cũng được sử dụng như là một phần tử Flip Flop RS
c) Phần tử Flip Flop RS có Reset trội
Mạch Reset trội gồm hai van đảo chiều 3/2 có vị trí "khơng" và một van OR. Vị trí "khơng" của van đảo chiều thứ nhất, cửa A nối với cửa xả khí. Vị trí "khơng" của van đảo chiều thứ hai, cửa A nối với nguồn P.
d) Phần tử Flip Flop RS có Set trội
Phần tử Flip Flop RS có Set trội cũng gồm hai van đảo chiều 3/2 có vị trí "khơng" và một van OR. Vị trí "khơng" của van đảo chiều thứ nhất, cửa A nối với cửa xả khí; Vị trí "khơng" của van đảo chiều thứ hai, cửa A nối với nguồn P
Sơ đồ mạch logic và bảng chân trị như hình vẽ: