... Biểudiễnhàmlogicdạngquy Một hàmlogic thông thường biểudiễn dạng: o Tuyển: dạng tổng tích VD: f(a,b,c)=ab+acb+cb o Hội: dạng tích tổng VD: f(a,b,c)=(a+b)(a+c+b) Một hàmlogic gọi biểudiễn ... C ) 1.3.7 Biểudiễnhàmlogicdạng số 1.3.7.1 Tuyển quyDạng tuyển quy quan tâm tới tổ hợp biến mà hàm nhận giá trị băng Việc biểudiễnhàm tuyển quydạng số liệt kê tổ hợp biến mà hàm có giá ... Tối thiểu hóa hàmlogic Một hàmlogic gọi tối thiểu hoá có số lượng số hạng số lượng biến Mục đích việc tối thiểu hoá: Mỗi hàmlogicbiểudiễnbiểu thức logic khác Mỗi biểu thức logic có mạch...
... đồ mạch logic mạch giải mã Cấu trúc mạch giải mã sang Rút gọn hàmlogic sử dụng mạch giải mã : 35 Nhiều hàmlogic có ngõ tổ hợp nhiều ngõ vào xây dựng từ mạch giải mã kết hợp với số cổng logic ... LIBRARY IEEE; 32 USE IEEE.STD _LOGIC_ 1164.ALL; ENTITY Adder4 IS PORT ( Cin: IN STD _LOGIC; A, B: IN STD _LOGIC_ VECTOR(3 DOWNTO 0); Cout: OUT STD _LOGIC; SUM: OUT STD _LOGIC_ VECTOR(3 DOWNTO 0)); END ... vector size is downto since n is A, B: IN STD _LOGIC_ VECTOR(n-1 DOWNTO 0); Cout: OUT STD _LOGIC; SUM: OUT STD _LOGIC_ VECTOR(n-1 DOWNTO 0)); 31 S: OUT STD _LOGIC) ; END Siren; 2.2.2 Kiến trúc mô hình...
... mã chập có dạng sau: g1 100 g ⇔ G 101 = G (4,5, 7) G= M 111 gn Có thể biểudiễndạng đa thức sinh là: G(D) = [1 1+D2 1+D+D2] Do sơ đồ mã chập biểudiễn sau: ... metric đường phần đậm tương ứng với ML Các đường tồn biểudiễn đường liền nét đậm đường cạnh tranh biểudiễn đường nét đứt Hình 2.26: Biểudiễn Viterbi theo ví dụ 2.8.2 Thuật toán Viterbi định ... Trang 45 j (p i( rj ) | i( y)) (2.8.6) Biểu thức gọi hàm có khả xảy y với r nhận Việc ước đoán P(r/y) lớn logP(r/y) lớn hàm logarit hàm tăng Vì vậy, hàm log khả xảy định nghĩa log log(/), log...
... Y4 = CBA Y6 = CBA Y0 = CBA Y1 = CBA Y3 = CBA YY5 Y= CBA Y YY =YCBA Y Y C B A Y Y1 = CBA Sơ đồ logic: 0 0 0 0 Y = CBA Y0 Y1 Y2 Y3 Y4 Y5 Y6 0 0 Y = CBA 0 0 1 0 0 0 1 0 0 0 Y = C BA 0 0 0 0 C B ... C, B, A + Đầu ra: 10 tín hiệu 10 tín hiệu Y0, Y1, , Y9 tơng ứng với chữ số từ ữ 9, tích cực mức logic D C B A Bộ giải mã nhị thập phân Y0 Y1 Y9 Bảng chân lý: D C B A Y0 Y1 Y2 Y3 0 0 0 0 1 1 ... Y0 = DCBA Y2 = CBA Y1 = DCBA Y3 = CBA Y4 = CBA Y5 = CBA Y6 = CBA Y7 = CBA Y8 = DA Y9 = DA Sơ đồ logic: Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 D C B A Bộ giải mã hiển thị ký LED Bộ giải mã hiển thị hiệu...
... chập có dạng sau: g1 100 g 2 G G 101 G (4,5, 7) M 111 gn Có thể biểudiễndạng đa thức sinh là: G(D) = [1 1+D2 1+D+D2] Do sơ đồ mã chập biểudiễn sau: ... metric đường phần đậm tương ứng với ML Các đường tồn biểudiễn đường liền nét đậm đường cạnh tranh biểudiễn đường nét đứt Hình 2.26: Biểudiễn Viterbi theo ví dụ 2.8.2 Thuật toán Viterbi định ... yi( j ) j 1 (2.8.5) (2.8.6) Biểu thức gọi hàm có khả xảy y với r nhận Việc ước đoán P(r/y) lớn logP(r/y) lớn hàm logarit hàm tăng Vì vậy, hàm log khả xảy định nghĩa log log(/), log...
... tích cực ( mức logic 1) ngõ lại không tích cực (mức logic 0) Cụ thể là: ngõ vào 0000 mã ngõ xuất y = 1, ngõ lại Khi ngõ vào 0001 ngõ xuất y1 = 1, ngõ lại 0… 0 0 0 0 0 0 0 Phương trình logic tối giản: ... x1 x2 x3 y14 x0 x1 x2 x3 y15 x0 x1 x2 x3 Vẽ mạch logic: - Dùng NAND Hình 6:Mạch logic tích cực mức cao dùng NAND - Dùng NOR Hình 7: Mạch logic tích cực mức cao dùng NOR b) Trường hợp 2: Mức ... 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 Vẽ mạch logic: - Dùng NAND Hình 8: Mạch logic tích cực mức thấp dung NAND - Dùng NOR Hình 9: Mạch logic tích cực mức thấp dung NOR 10 PHẦN II: MÔ PHỎNG...
... HÌNH DẠNG VÀ KHOẢNG CÁCH CÁC CHÂN CỦA IC: 5)IC giải mã 74LS247 Chức IC 74LS247: Đây IC chuyển từ mã nhị phân sang số tương ứng hiển thị led đoạn IC có ngõ tích cực mức thấp Mmạch logic IC ... led đoạn có dòng điện từ 10 20mA Với điện áp 12V điện trở cần dùng 1kΩ; công suất 1,4 Watt hình dạng sơ đồ chân Led đoạn Bảng giá trị Led Đoạn PHẦN III:SƠ ĐỒ NGUYÊN LÝ TOÀN MẠCH: 1)SƠ ĐỒ NGUYÊN ... kiện dễ tìm mà giả thành không cao _Mạch chạy ổn định *NHƯỢC ĐIỂM: _LED chịu điện áp tối đa 5V ,chính cần mắc them trở vào mass led để giảm áp ...
... bước Tên bước Chuẩn bị hồ sơ Nộp hồ sơ Thẩm định hồ sơ Các đài truyền hình chuẩn bị hồ sơ theo quy định Hồ sơ nộp Cục Quản lý phát thanh, truyền hình thông tin điện tử , Bộ Thông tin Truyền thông ... giải mã chương trình truyền hình nước Yêu cầu Yêu cầu điều kiện để thực TTHC: Không Văn qui định Quy t định số 18/2002/QĐ-BVH ...
... chứng Số hồ sơ: 01 01 Tên mẫu đơn, mẫu tờ khai Văn qui định Tờ khai đăng ký cung cấp giải mã chương Quy t định số trình truyền hình nước Việt Nam 18/2002/QĐ-BVH Yêu cầu Yêu cầu điều kiện để thực...
... đầu phát liệu song song chuyển thành liêu dạng nối tiếp sau truyền liên tiếp đường dây Ở đầu thu, tín hiệu nối tiếp biến đổi ngược lại để tái tạo tín hiệu dạng song song t`ích hợp cho việc xử lý ... đònh Mảng liệu trước truyền gắn thêm đầu cuối mảng byte nhóm bit đònh dấu đặc biệt Ở hình 5.1 biểudiễn tin để truyền đồng theo giao thức BISYNC (giao thức truyền thông tin hệ đồng bộ, binary ... sử dụng EPROM 2764, chương trình hệ thống chứa EPROM thứ nhất, EPROM thứ chưa sử dụng thiết kế dạng socket Socket EPROM thứ sử dụng cho EPROM có dung lượng kbyte, 4kbyte, 8kbyte sử dụng cho nhớ...
... nhóm A Port A PC7 – PC4 Port C D7 – D0 Đệm bus liệu (4 bit cao) Nhóm A Port C RD\ WR\ CS\ A0 A1 Logic điều khiển ghi/đọc GVHD: Nguyễn Đình Phú Điều khiển nhóm B PC3 – PC0 (4 bit thấp) PB7 – PC0 ... hiệu cổng C trở thành đường điều khiển cổng A Trong : Bit INTEA (Interrupt Enable) thiết lập mức logic điều khiểf phần mềm dùng cấu trúc Set/Reset 8255A Bit PC4 trở thành bit STBA (Strobed Input, ... biết liệu chốt bên Bit PC3 trở thành bit INTRA (Interrupt Request, tác động mức cao), bit có mức logic bit STRA = 1, bit IBFA = bit INTEA = Thông thường bit dùng để tác động vào ngõ vào ngắt vi...
... tiếp cổng nối tiếp hệ phát triển, với cổng nối tiếp máy tính thươðng COM Với đường dẫn RxD việc diễn tương tự chân 13 vi mạch nối đến chân cổng nối tiếp SƠ ĐỒ MẠCH KẾT NỐI: Vì sử dụng kit 8085 ... e Vi e c u -tr a c k w N bu y c SƠ DỒ MẠCH IN: Gồm hai mặt :mặt mặt Board mạch cụ thể sau: MẶT DƯỚI MẶT TRÊN GVHD: Nguyễn Đình Phú SVTH: Nguyễn Trung Dũng to k lic d o m o m w o d o Luận văn...
... Giao Tiếp Song Song Dùng Vi Mạch 8255 I Giơiù Thiệu Về Vi Mạch 8255 II Sơ Đồ Chân, Sơ Đồ Logic, Chức Năng Các Chân Của Vi Mạch 8255 GVHD: Nguyễn Đình Phú SVTH: Nguyễn Trung Dũng Trường...
... điện tử số - EG023 Hình 2.7 Riêng IC hoạt động mức logic cao, dùng LED Katot chung có quy luật hiển thị số thập phân giống IC hoạt động mức logic thấp, khác đôi chút số không dùng a số không ... EG023 - Tìm g: BA DC 00 01 11 10 00 X 01 X 11 X X 10 1 X X * Bước 4: Từ biểu thức rút gọn ta vẽ sơ đồ mạch logic (mạch logic giải mã BCD sang LED đoạn cathode chung _Dùng phần mềm Microsoft Office ... 1 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 1 0 1 * Bước 3: Từ bảng thật ta lập bảng Karnaugh tìm biểu thức tối thiểu hàm a, b, c, d, e, f, g LED đoạn - Tìm a: - Tìm b: BA DC 00 01 11 10 BA 00 X 01 X 11 1...