Đang tải... (xem toàn văn)
(NB) Giáo trình Kỹ thuật xung số với mục tiêu giúp các bạn có thể nêu các khái niệm về tín hiệu xung; Trình bày tác dụng của R-L-C đối với các xung cơ bản; Phân tích nguyên lý, vẽ dạng tín hiệu đầu ra của các mạch dao động đa hài; Nhận dạng các mạch ghim áp và phân tích đựơc nguyên lý hoạt động của các mạch ghim áp; Chuyển đổi các hệ thống số đếm và mã; Ứng dụng các cổng logic trong các mạch điện tử. Mời các bạn cùng tham khảo nội dung phần 1 giáo trình.
TUYÊN BỐ BẢN QUYỀN Tài liệu thuộc loại sách giáo trình nên nguồn thơng tin phép dùng nguyên trích dùng cho mục đích đào tạo tham khảo Mọi mục đích khác mang tính lệch lạc sử dụng với mục đích kinh doanh thiếu lành mạnh bị nghiêm cấm LỜI NÓI ĐẦU Cùng với tiến khoa học công nghệ, Các thiết bị điện tử tiếp tục ứng dụng ngày rộng rãi mang lại hiệu cao hầu hết lĩnh vực kinh tế kĩ thuật đời sống xã hội Việc gia cơng sử lý tín hiệu thiết bị điện tử đại dựa sở nguyên lý số thiết bị việc dựa sở nguyên lý số có ưu điểm hẳn thiết bị điện tử làm việc theo nguyên lý tương tự, đặc biệt lĩnh vực tính tốn Bởi hiểu biết sâu sắc Kỹ thuật xung - số thiếu công nhân, cán kỹ thuật điện tử Nhu cầu hiểu biết kỹ thuật xung - số không chi phải riêng công nhân, cán kỹ thuật điện tử mà nhiều cán kỹ thuật ngành khác có sử dụng thiết bị điện tử Để đáp ứng nhu cầu giáo viên giảng dạy Khoa Điện Tử - Điện Lạnh Trường Cao Đẳng Nghề Kỹ Thuật Công Nghệ dã biên soạn giáo trình nhằm mục đích hỗ trợ cho việc dạy học môn kỹ thuật xung - số nhà trường đồng thời giúp cho cán kỹ thuật, công nhân kỹ thuật điện tử cơng nghiệp có điều kiện củng cố nâng cao kiến thức ngành nghề Mục đích yêu cầu đặt cho đối tượng sử dụng giáo trình: - Nêu khái niệm tín hiệu xung - Trình bày tác dụng R-L-C xung - Phân tích nguyên lý, vẽ dạng tín hiệu đầu mạch dao động đa hài - Nhận dạng mạch ghim áp phân tích đựơc nguyên lý hoạt động mạch ghim áp - Chuyển đổi hệ thống số đếm mã - Ứng dụng cổng logic mạch điện tử - Sư dụng tính chất,các định định lý, phương pháp tối thiểu hoá hàm logic để đưa sơ đồ logic( hay sơ đồ mạh điện) - Ứng dụng cá Flip –Flop để tạo đựơc mạch đếm mạch ghi dịch theo yêu cầu - Sử dụng IC đếm để thiết kế đếm mođun - Ứng dụng ghi, ROM Ram để truyền tải thông tin - Sử dụng chuyên đổi để chuyển đổi từ tương tự sang số ngược lại Cấu trúc giáo trình: Bài Khảo sát, xử lý dạng xung Bài Khảo sát mạch dao động tạo xung Bài Khảo sát cổng logic bản( Đại cương) Bài Khảo sát mạch Flip-Flop ghi dịch Bài Khảo sát mạch đếm Bài Khảo sát mạch logic dãy Bài Khảo sát mạch biến đổi ADC-DAC Bài Bộ nhớ Hướng dẫn sử dụng giáo trình: Đối với giáo trình giáo trình lý thuyết sử dụng giáo trình độc giả cần phải đựơc học qua môn điện tử như: Linh kiện điện tử, Đo lường điện tử, Điện tử để hiểu đựơc kiến thức giáo trình Sau phần chương cần làm thêm tập giáo trình tự đưa yêu cầu riêng Đặc biệt phải vận dụng đựơc kiến thức vào thực hành Mặc dù có cố gắng q trình biên soạn chắn giáo trình cịn thiếu sót Tác giả mong góp ý bạn đọc Thư góp ý xin gửi về: Khoa Điện Tử - Điện Lạnh Trường Cao Đẳng nghề kỹ thuật công nghệ Chúng xin cảm ơn! Hà Nội, ngày tháng năm 2019 BAN CHỦ NHIỆM BIÊN SOẠN GIÁO TRÌNH NGHỀ: ĐIỆN TỬ CÔNG NGHIỆP TRƯỜNG CAO ĐẲNG NGHỀ KỸ THUẬT CÔNG NGHỆ MỤC LỤC TUYÊN BỐ BẢN QUYỀN LỜI NÓI ĐẦU BÀI 1: KHẢO SÁT XỬ LÝ CÁC DẠNG XUNG Các khái niệm 1.1 Định nghĩa: 1.2 Các thông số xung điện dãy xung TÁC DỤNG CỦA R, C, L ĐỐI VỚI XUNG CƠ BẢN 12 2.1 Tác dụng R, C xung 12 2.2 Tác dụng mạch R-L xung 13 2.3 Tác dụng mạch R-L-C xung 13 BÀI TẬP…… 15 BÀI 2: KHẢO SÁT MẠCH DAO ĐỘNG TẠO XUNG 17 1.Khái niệm 18 Mạch dùng Transistor 18 2.1 Mạch tạo dãy xung 18 2.1.1 Mạch dao động đa hài không ổn dùng tranzisto 18 2.1.2 Mạch dao động đa hài dùng không ổn dùng IC 555 21 2.2 Mạch tạo xung đơn 24 2.2.1 Mạch đa hài đơn ổn dùng tranzistor: 24 2.2.2 Mạch đa hài đơn ổn dùng IC NE555: 28 BÀI TẬP……… 32 BÀI 3: KHẢO SÁT CÁC CỔNG LOGIC CƠ BẢN 36 Tổng quan mạch số tương tự 36 1.1 Định nghĩa: 36 1.2 Hệ thống số mã số 37 1.2.1 Hệ thống số thập phân: 37 2.2 Hệ thống số nhị nhân: 37 1.2.3 Hệ thống số bát phân: 38 1.2.4 Hệ thống số thập lục phân: 38 1.2.5 Mã BCD: 38 1.2.6 Mã Gray: 39 1.2.7 Chuyển đổi hệ thống số đếm: 39 1.3.Đại số Boole định lý Demorgan 42 2.Tối thiểu hóa hàm logic 45 2.1 Tối thiểu hóa hàm logic phương pháp đại số 45 3.CÁC CỔNG LOGIC CƠ BẢN: 55 3.1 Cổng AND 55 3.2 Cổng OR: 56 3.3 Cổng NOT: 57 3.4 Cổng NAND: 58 3.5 Cổng NOR: 59 3.6.Cổng EX-OR: 60 3.7 Cổng EX – NOR: 61 3.8 Cổng BUFFER 62 BIỂU THỨC LOGIC VÀ MẠCH ĐIỆN: 62 4.1 Xây dựng mạch điện theo biểu thức cho trước: 62 4.2 Xây dựng biểu thức từ sơ đồ cho trước: 63 GIỚI THIỆU IC: 63 BÀI TẬP……… 66 BÀI 4: KHẢO SÁT MẠCH FLIP- FLOP VÀ THANH GHI 68 Khái niệm 68 FLIP - FLOP S –R: 69 2.1 FF sử dụng cổng NAND 69 2.2 FF S- R dùng cổng NOR: 70 2.2 FF S-R TÁC ĐỘNG THEO XUNG NHỊP: 71 FF R-S tác động theo xung lệnh 71 3.Flip - Flop JK 74 3.2 Flip - Flop JK Master Slave: 75 4.FLIP –FLOP T,D 77 4.2 FLIP - FLOP D: 78 BÀI TẬP…… 79 Thanh ghi 81 5.1.Thanh ghi vào nối tiếp song song dịch phải, hình 3.18 81 5.2 Thanh ghi vào nối tiếp song song dịch trái 81 5.3 Thanh ghi vào song song song song 82 Giới thiệu số IC đếm ghi thông dụng 83 BÀI 5: KHẢO SÁT MẠCH ĐẾM 87 Khái niệm 87 Mạch đếm tiến 88 2.1 Mạch đếm tiến không đồng bộ: 88 2.2 Mạch đếm tiến đồng 90 Mạch đếm lùi 92 3.1 Mạch đếm lùi không đồng bộ: 92 3.2 Mạch đếm lùi đồng 94 3.3 GIỚI THIỆU IC: 96 BÀI TẬP: 98 BÀI 6: KHẢO SÁT MẠCH LOGIC DÃY(MSI) 100 Mạch mã hoá: 100 1.1 Sơ đồ khối tổng quát 100 1.2 Mạch mã hóa ưu tiên 101 MẠCH GIẢI MÃ: 102 2.1 Sơ đồ tổng quát 102 2.2 Mạch giải sang 4: 103 2.3 Giải mã sang 106 2.4 Giải mã BCD sang thập phân: 108 2.5 Mạch giải mã BCD sang led đoạn 109 MẠCH GHÉP KÊNH: 112 3.1 Tổng quát: 112 3.2 Mạch ghép kênh sang (mux : 1) 112 3.3 Mạch ghép kênh sang 1(mux : 1) 113 MẠCH TÁCH KÊNH: 115 4.1 Tổng quát: 115 4.2 Mạch tách kênh sang 2: 115 4.3 Mạch tách kênh sang (Dmux : 8) 116 BÀI TẬP CHƯƠNG 4: 118 BÀI 7: KHẢO SÁT BỘ BIẾN ĐỔI ADC-DAC 120 Mạch chuyển đổi tương tự - số (ADC) 120 1.1 Khái niệm thông số kỹ thuật 120 1.2 IC chuyển đổi ADC 122 Mạch chuyển đổi số - tương tự (DAC) 125 2.1 Khái niệm thông số 125 2.2 IC chuyển đổi DAC 126 BÀI TẬP 133 BÀI 8: BỘ NHỚ 134 ROM (Read Only Memory) 137 1.1 Cấu trúc ROM 137 RAM:……… 143 2.1 RAM tĩnh (Static RAM, SRAM) 143 2.2 RAM động (Dynamic RAM, DRAM) 145 MỞ RỘNG BỘ NHỚ 148 3.1 Mở rộng độ dài từ 148 3.2 Mở rộng vị trí nhớ 149 3.3 Mở rộng dung lượng nhớ 149 Giới thiệu IC 150 BÀI TẬP……… 158 TÀI LIỆU THAM KHẢO 160 BÀI 1: KHẢO SÁT XỬ LÝ CÁC DẠNG XUNG Giới thiệu Các tín hiệu điện có biên độ thay đổi theo thời gian chia làm hai loại tín hiệu liên tục tín hiệu gián đoạn Tín hiệu liên tục cịn gọi tín hiệu tuyến tính hay tương tự, tín hiệu gián đoạn cịn gọi tín hiệu xung số Tín hiệu sóng sin xem tín hiệu tiêu biểu cho loại tín hiệu liên tục, ta tính biên độ thời điểm Ngược lại tín hiệu sóng vng xem tín hiệu tiêu biểu cho loại tín hiệu gián đoạn biên độ có hai giá trị mức cao mức thấp, thời gian để chuyển từ mức biên độ thấp lên cao ngược lại ngắn xem tức thời Một chế độ mà thiết bị điện tử thường làm việc chế độ xung Mục tiêu: - Trình bày khái niệm xung điện, dãy xung - Giải thích tác động linh kiện thụ động đến dạng xung - Rèn luyện tính tư duy, tác phong công nghiệp Nội dung Các khái niệm Tín hiệu biến đổi đại lượng điện (dòng điện hay điện áp) theo thời gian, chứa đựng thơng tin Tín hiệu chia làm loại: tín hiệu liên tục (tín hiệu tuyến tính) tín hiệu gián đoạn (tín hiệu xung) Trong tín hiệu hình sin xem tín hiệu tiêu biểu cho loại tín hiệu liên tục ,có đường biểu diễn hình 1-1 Ngược lại tín hiệu hình vng xem tín hiệu tiêu biểu cho loại tín hiệu khơng liên tục hình 1-2 Hình 1.1: Tín hiệu hình sin Hình 1.2: Tín hiệu hình vng 1.1 Định nghĩa: Xung điện tín hiệu điện có giá trị biến đổi gián đoạn khoảng thời gian ngắn so sánh với trình độ mạch điện Xung điện kỹ thuật chia làm loại: loại xung xuất ngẫu nhiên mạch điện, mong muốn, gọi xung nhiễu, xung nhiễu thường có hình dạng (Hình 1.3) (u,t ) (u,t ) (u,t ) t t t Hình 1.3: Các dạng xung nhiễu Các dạng xung tạo từ mạch điện thiết kế thường có số dạng bản: (u,t ) (u,t ) t (u, t) (u,t ) t t Hình 1.4: Các dạng xung mạch điện thiết kế 1.2 Các thông số xung điện dãy xung a Các tham số xung điện: Dạng xung vng lý tưởng trình bày U, I off t on Hình 1.5: Các thơng số xung t + Độ rộng xung: thời gian xuất xung mạch điện, thời gian thường gọi thời gian mở ton Thời gian khơng có xuất xung gọi thời gian nghỉ t off + Chu kỳ xung: khỏang thời gian lần xuất xung liên tiếp, tính theo cơng thức: T= t on + t off (1.1) Tần số xung tính theo công thức: f= T (1.2) + Độ rỗng hệ số đầy xung: - Độ rỗng xung tỷ số chu kỳ độ rộng xung, tính theo cơng thức: Q= T Ton (1.3) - Hệ số đầy xung nghịch đảo độ rỗng, tính theo cơng thức: n= Ton T (1.4) Trong thực tế, người ta quan tâm đến tham số này, người ta quan tâm thiết kế nguồn kiểu xung, để đảm bảo điện áp chiều tạo sau mạch chỉnh lưu, mạch lọc mạch điều chỉnh cho mạch điện cấp đủ dịng, đủ cơng suất, cung cấp cho tải + Độ rộng sườn trước, độ rộng sườn sau: Trong thực tế, xung vuông, xung chữ nhật cấu trúc cách lí tưởng Khi đại lượng điện tăng hay giảm để tạo xung, thường có thời gian tăng trưởng (thời gian độ)nhất mạch có tổng trở vào nhỏ có thành phần điện kháng nên sườn trước sau khơng thẳng đứng cách lí tưởng Do thời gian xung tính theo cơng thức: ton = tt + tđ + ts (1.5) Trong đó: ton: Độ rộng xung tt : Độ rộng sườn trước tđ : Độ rộng đỉnh xung ts : Độ rộng sườn sau U,I Sườn trước đỉnh xung Sườn sau t Hình 1.6: Cách gọi tên cạnh xung Độ rộng sườn trước t1 tính từ thời điểm điện áp xung tăng lên từ 10% đến 90% trị số biên độ xung độ rộng sườn sau t2 tính từ thời điểm điện áp xung giảm từ 90% đến 10% trị số biên độ xung Trong xét trạng tháI ngưng dẫn hay bão hòa mạch điện điều khiển Ví dụ, xung nhịp điều khiển mạch logic có mức cao H tương ứng với điện áp +5V Sườn trước xung nhịp tính từ xung nhịp tăng từ +0,5V lên đến +4,5V sườn sau xung nhịp tính từ xung nhịp giảm từ mức điện áp +4,5V xuống đến +0,5V 10% giá trị điện áp đáy đỉnh xung dùng cho việc chuyển chế độ phân cực mạch điện Do mạch tạo xung nguồn cung cấp cho mạch đòi hỏi độ xác tính ổn định cao + Biên độ xung cực tính xung: Biên độ xung giá trị lớn xung với mức thềm 0V (U, I)Max (Hình 1.7) Hình mô tả dạng xung tăng thời gian quét máy sóng Lúc ta thấy vach nằm song song (Hình 1.7b) khơng thấy vạch hình thành sườn trước sườn sau xung nhịp Khi giảm thời gian quét ta thấy rõ dạng xung với sườn trước sườn sau xung (Hình 1.7c) 10 Hình 4.5 a: Sơ đồ logic FF R-S tác động theo xung lệnh Bảng 4.3 Hình 4.5b : Ký hiệu bảng trạng thái FF R-S - CK = 0: cổng NAND khóa khơng cho liệu đưa vào, cổng NAND có ngõ vào CK = S = R =1 Q = Q : FF R-S giữ nguyên trạng thái cũ - CK =1: cổng NAND mở Ngõ Q thay đổi tùy thuộc vào trạng thái S R + S= 0, R = S = 1, R =1 Q = Q + S= 0, R = S = 1, R =0 Q = + S= 1, R = S = 0, R =1 Q = + S= 1, R = S = 0, R =0 Q = X Trong trường họp tín hiệu đồng Ck tác động mức 1, tín hiệu Ck tác động mức ta mắc thêm cổng đảo hình 4.6 72 Hình 4.6 Sơ đồ logic ký hiệu FF R-S mức Định nghĩa xung Clock tác động xung Clock Theo ta thấy ngõ FF thay đổi C = Tuy nhiên thay đổi ngõ vào liên tục khơng thể xác định trạng thái ngõ thời điểm Để tránh điều này lệnh C thay xung điện theo thời gian xuất xung ngõ FF thay đổi trạng thái lần Các xung điện gọi xung nhịp hay xung đồng hồ ký hiệu C K Xung Clock thường chuỗi xung hình chữ nhật sóng hình vng Xung Clock phân phối đến tất phận hệ thống Và hầu hết ngõ hệ thống thay đổi trạng thái có xung Clock thực bước chuyển tiếp Tùy thuộc vào mức tích cực tín hiệu đồng Ck , có loại tín hiệu điều khiển hình 2.6 + Ck điều khiển theo mức + Ck điều khiển theo mức + Ck điều khiển theo sườn lên (sườn trước) + Ck điều khiển theo sườn xuống (sườn sau) Hình 4.7: Các loại tín hiệu điều khiển Ck 73 3.Flip - Flop JK 3.1 FF sử dụng cổng NAND Là mạch điện có khả thiết lập trạng thái 0, trạng thái 1, chuyển đổi trạng thái trì (nhớ) trạng thái vào tín hiệu đầu vào J, K tín hiệu xung đồng hồ Ck a Cấu trúc: J Q CLK K Q Hình 4.8: Sơ đồ cấu trúc JK b Nguyên lý: J = 0, K = với Ck sườn âm Qn+1 = J= 1, K = 0, với Ck sườn âm Qn+1 = J = 1,K = 1, với Ck sườn âm Qn+1 = Qn chuyển đổi trạng thái J = 0, K = 0, với Ck sườn âm Qn+1 = Qn giữ nguyên trạng thái Hoạt động Flip – Flop J-K theo dạng sóng tín hiệu hình 4.9 - Giả sử ban đầu J = K = 0, Q = Q0 = Tại cạnh lên thứ xung CK xuất hiện, J = 0, K = FF bị xóa trạng thái Q = Tại cạnh lên thứ hai xung CK xuất hiện, J = 1, K = FF bị lật trạng thái so với trạng thái trước Q = Tại cạnh lên thứ ba xung CK xuất hiện, J = 0, K = FF giữ ngun trạng thái trước Q =1 Tại cạnh lên thứ tư xung CK xuất hiện, J = 0, K = điều kiện thiết lập Q = 1, nhiên trước Q = nên trạng thái giữ nguyên Tại cạnh lên xung CK xuất hiện, J = 1, K = FF bị lật trạng thái trước làm cho Q = 74 Hình 4.9: Dạng tín hiệu c Phương trình: Qn+1 = J Qn + K Qn với điều kiện xuất sườn âm xung Ck d Bảng trạng thái: Bảng 4.4: Bảng trạng thái FF JK Qn J K Qn+1 0 0 0 0 1 1 1 0 1 1 1 1 3.2 Flip - Flop JK Master Slave: a Cấu trúc: 75 G E J & & H & J A & Master C K C & Q & & D CLK Q K Slave F Q & Q B I a) cấu trúc b) ký hiệu Hình 4.10: Cấu trúc ký hiệu Loại FF S-R trước cịn có ràng buộc r s, nguyên nhân R = S = đầu cổng G, H mức thấp dẫn đến tình khơng mong muốn Qm Qm mức cao = để loại bỏ trường hợp người ta lấy tín hiệu đầu đưa trở lại đến đầu vào g H Q Q ln có trạng thái ngược b Ngun lý hoạt động: Theo trình bày cải tiến FF JK ta thấy hoạt động giống FF S-R master slave, khác tương đương sau tín hiệu đầu vào: S = JQn (4.5) R = KQn (4.6) Vậy ta có: Qn+1 = S + RQn = J Qn + KQnQn (4.7) với điều kiện xuất sườn âm xung clock phương trình đặc trưng FF JK c Phương trình đặc trưng: Từ cơng thức 4.6 cho ta thấy FF JK phản ánh quan hệ logic Qn+1 với Qn , J,K nhờ Qn Qn phản hồi cổng điều khiển G H mà J K khơng cịn ràng buộc lẫn Vì Vậy ta có phương trình đặc trưng cho FF JK Qn+1 = J Qn + K Qn 76 4.FLIP –FLOP T,D 4.1 FLIP –FLOP T FF – T mạch điện có chức trì chuyển đổi trạng thái tùy thuộc vào tín hiệu đầu vào Trong điều kiện định thời Ck a Cấu trúc T J K Hình 4.11: Cấu trúc ký hiệu FF - T b Nguyên lý: Khi T=0 FF giữ nguyên trạng thái Khi T=1 FF lật trạng thái (toggle) Như mạch T FF thay đổi trạng thái theo lần xung kích thích Chú ý: Khi đầu vào T có thời gian tồn mức logic cao khoảng dài so với thời gian chuyển trạng thái (thời gian trễ) mạch mạch tiếp tục lật trạng thái tới hết thời gian tồn mức logic cao T, q trình làm cho việc xác định xác mạch trạng thái không thể, làm việc chế độ đồng (vì thực tế thời gian tồn mức logic cao T lớn nhiều thời gian trễ mạch) c Phương trình: Từ nguyên lý làm việc FF – T ta đưa phương trình đặc trưng T-FF: Qn.+1 = J Qn + K Qn = T Qn + T Qn = T Qn d.Bảng trạng thái: T-FF trigơ có đầu đầu vào T T-FF có bảng thái sau: Bảng 4.5: Bảng trạng thái FF T Qn T Qn+1 0 0 1 1 1 77 4.2 FLIP - FLOP D: Flip – Flop D mạch điện có chức thiết lập trạng thái theo tín hiệu đầu vào D = thiết lập trạng thái theo tín hiệu đầu vào D = điều kiện phải có xung định thời a Cấu trúc: C D A & & Q Q D C Q C & & Q B E a) cấu trúc b Nguyên lý hoạt động b) ký hiệu Hình 4.11: Cấu trúc kí hiêu FF - D Khi C = cổng C E ngắt FF trì trạng thái Nếu C = D = đầu c mức cao, đầu E mức thấp FF trạng thái D = đầu c mức thấp, đầu E mức cao FF trạng thái có xung Cp D mức FF mức Qn+1 =D với đk C = c Phương trình: Theo nguyên lý FF D thỏa mãn định nghĩa Vì ta có phương trình đặc trưng sau: Qn+1 =D (4.9) d.Bảng trạng thái Bảng 4.6 D C Qn+1 L H L H H H X L Qn 78 BÀI TẬP Viết bảng chân lý Flip –Flop JK,D, Tcó hai đầu vào khơng đồng bộ, chân Pr CL tác động mức thấp Vẽ tín hiệu Q giản đồ thời gian cho hìh a, b, c, d Cho sơ đồ logic vẽ dạng song đầu theo dạng song đầu vào Cp Vi cho 79 Xét sơ đồ logic đay vẽ dạng song đầu tương ứng vư dạng sóng đầu vào Cp Vi Cho mạch điện sơ đồ dạng sóng A, B, C Hãy viết biểu thức hàm logic vẽ dạng sóng Q1, Q2, Q3 80 Thanh ghi 5.1.Thanh ghi vào nối tiếp song song dịch phải, hình 3.18 Cấu trúc : Hình 4.12 : Thanh ghi vào nối tiếp song song dịch phải Nguyên tắc hoạt động: Giả sử cho liệu ngõ vào Din = 111101 hình, ban đầu Q3Q2Q1Q0 = 0000 D0 = 1, D1 = 0, D2 = 0, D3 = CK1 Q0 = 1, Q1 = 0, Q2 = 0, Q3 = D0 = 0, D1 = 1, D2 = 0, D3 = CK2 Q0 = 0, Q1 = 1, Q2 = 0, Q3 = D0 = 1, D1 = 1, D2 = 1, D3 = CK3 Q0 = 1, Q1 = 0, Q2 = 1, Q3 = D0 = 1, D1 = 1, D2 = 0, D3 = CK4 Q0 = 1, Q1 = 1, Q2 = 0, Q3 = D0 = 1, D1 = 1, D2 = 1, D3 = CK5 Q0 = 1, Q1 = 1, Q2 = 0, Q3 = D0 = 1, D1 = 1, D2 = 1, D3 = CK6 Q0 = 1, Q1 = 1, Q2 = 1, Q3 = Dạng sóng tín hiệu hình 4.13: Hình 4.13: Tín hiệu ghi vào nối tiếp song song dịch phải 5.2 Thanh ghi vào nối tiếp song song dịch trái Nguyên tắc hoạt động: 81 Giả sử cho liệu ngõ vào Din = 111101 hình, ban đầu Q3Q2Q1Q0 = 0000 D3 = 1, D2 = 0, D1 = 0, D0 = CK1 Q3 = 1, Q2 = 0, Q1 = 0, Q0 = D3 = 0, D2 = 1, D1 = 0, D0 = CK1 Q3 = 0, Q2 = 1, Q1 = 0, Q0 = D3 = 1, D2 = 1, D1 = 1, D0 = CK1 Q3 = 1, Q2 = 0, Q1 = 1, Q0 = D3 = 1, D2 = 1, D1 = 0, D0 = CK1 Q3 = 1, Q2 = 1, Q1 = 0, Q0 = Hình 4.14 : Thanh ghi vào nối tiếp song song dịch trái Dạng sóng tín hiệu hình 4.15 Hình 4.15: Tín hiệu ghi vào nối tiếp song song dịch trái 5.3 Thanh ghi vào song song song song Giả sử liệu vào D3D2D1D0 = B3B2B1B0 Khi có cạnh xuống xung Ck xuất với D3 = B3 Q3 = B3, D2 = B2 Q2 = B2, D1 = B1 Q1 = B1, D0 = B0 Q0 = B0 Thì ngõ Q3Q2Q1Q0 = B3B2B1B0 hình 3.22 82 Hình 4.16 : Thanh ghi vào song song song song Giới thiệu số IC đếm ghi thông dụng - Mục tiêu: Phân biệt giống khác họ IC, chức ứng dụng vào mạch điện IC đếm, hình 3.23 Hình 4.17 - Giải thích hoạt động họ IC: + Nhóm 74LS160/161/162/163 Cả IC có kiểu chân ngõ vào tương tự nhau, có xung ck nhảy cạnh xuống cấu tạo có thêm mạch đệm sau ngõ đồng bộ, có khả nạp song song preset đồng - LS160 IC đếm chia 10 , LS161 LS163 IC đếm chia 16 - LS160 LS161 có chân xố Cl khơng đồng cịn LS162, LS163 có chân xố Cl đồng 83 + Nhóm 74LS190, 74LS191 74LS190 mạch đếm chia 10 74LS191 mạch đếm chia 16 Chúng có kiểu chân chức - Chân EnG (enable gate) ngõ vào cho phép tác động thấp; chân U/D ngõ cho phép đếm lên hay xuống (thấp) - Chân RC (ripple clock) xung rợn xuống thấp đếm hết số; dùng cho việc nối tầng xác định tần số xung max/min nối tới chân LD (load) tầng sau Cách nối tầng sau : chân RC tầng trước nối tới chân ck tầng sau, mạch đếm đồng toàn mạch đếm bất đồng Cách khác chân RC tầng trước nối tới chân EnG tầng sau, xung ck dùng đồng tới tầng +Nhóm 74LS192, LS193 LS192 mạch đếm chia 10 LS193 mạch đếm chia 16 Cả loại cấu trúc chân có khả đếm lên hay xuống Khi đếm lên xung ck đưa vào chân CKU đếm xuống xung ck đưa vào chân CKD Khi đếm lên hết số chân Carry xuống thấp, đếm xuống hết số chân Borrow xuồng thấp chân dùng cần nối tầng nhiều IC Đặc biệt mạch đặt trước số đếm ban đầu chân ABCD chân LD xuống thấp phép nạp số ban đầu + Nhóm 74HC/HCT4518 74HC/HCT4520 Đây IC đếm đồng họ CMOS dùng FF D hoạt động tương tự IC kể cấu tạo từ cổng logic CMOS nên tần số hoạt động thấp so với IC loại bù lại tiêu tán công suất thấp 4518 IC đếm chia 10 4520 IC đếm chia 16 Cấu trúc chân đặc tính chúng Chân nhận xung ck chân cho phép E chuyển đổi chức cho mạch tác động cạnh xuống hay cạnh lên Mạch cho phép nối tầng nhiều IC nối Q3 tầng trước tới ngõ E tầng sau IC ghi 74LS164, hình 4.18 84 Hình 4.18 Chúng ta biết đến loại FF Chúng lưu trữ (nhớ bit) có xung đồng bit truyền tới ngõ (đảo hay không đảo) Bây ta mắc nhiều FF nối tiếp lại với nhớ nhiều bit Các ngõ phần hoạt động theo xung nhịp ck Có thể lấy ngõ tầng FF (gọi ngõ song song) hay tầng cuối (ngõ nối tiếp) Như mạch ghi lại liệu (nhớ) dịch chuyển (truyền) nên mạch gọi ghi dịch Ghi dịch có nhiều ứng dụng đặc biệt máy tính, tên nó: lưu trữ liệu dịch chuyển liệu ứng dụng bật Sơ đồ mạch điện hình 3.25, đèn Led sẻ sáng từ Q0 đến Q7 Hình 4.19 85 Sơ đồ thực tế hình 4.20 IC 74164 ghi dịch bit vào nối tiếp song song, làm việc tần số cao Hình 4.20 86 ... đổi: Số hexa Số nhị phân 0000 00 01 0 010 0 011 010 0 010 1 011 0 011 1 Số hexa a b c d e f 10 01 1 010 10 11 110 0 11 01 111 0 11 11 Số nhị phân 10 00 Ví dụ: ( 010 1 0 010 011 1 10 11 10 01, 10 01 1 011 )2 = (527b9,9b )16 ... 9 *10 1 + 8 *10 0 = 1* 1000 + 9 *10 0 + 9 *10 + 8x1 N = (3 ,14 )10 = 3 *10 1 + 1* 10 -1 +4 *10 -2 = 3 *1 + 1* 1 /10 + 4 *1/ 100 1. 2.2 Hệ thống số nhị nhân: Hệ nhị phân gồm hai số mã tập hợp S2 = {0, 1} Mỗi số mã số nhị... ký số bát phân thành nhóm nhị phân bit Bảng chuyển đổi: số hệ số hệ 000 0 01 010 011 10 0 10 1 11 0 11 1 Từ bảng chuyển đổi ta đổi số hệ hai sang hệ tám ngược lại Ví dụ: (0 01 011 0 01 010 10 1 ,10 1 010
