CNTT Bai tap Ki thuat so DH Bach Khoa TPHCM

Rút gọn hàm và vẽ mạch thực hiện dùng toàn cổng NAND 3-20 Thiết kế mạch chuyển mã nhị phân 4 bit sang mã BCD chỉ dùng vi mạch so sánh 4 bit ngõ ra tích cực cao và vi mạch cộng toàn phần [r]

Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông BÀI TẬP KỸ THUẬT SỐ Chương 1: Các hệ thống số đếm 1-1 Biểu diễn các số sau hệ nhị phân (binary) a 23 b 14 c 27 d 34 ĐS 1-2 Biểu diễn các số sau hệ nhị phân (binary) a 23H b 14H c C06AH d 5DEFH ĐS 1-3 Biểu diễn các số sau hệ thập phân (decimal) a 01101001B b 01111111B c 10000000B d 11111111B ĐS 1-4 Biểu diễn các số sau hệ thập phân (decimal) a 1FH b 10H c FFH d 03H ĐS 1-5 Biểu diễn các số sau hệ thập lục phân (hex) a 100 b 128 c 127 d 256 ĐS 1-6 Biểu diễn các số sau hệ thập lục phân (hex) a 01111100B b 10110001B c 111100101011100000B d 0110110100110111101B ĐS 1-7 Biểu diễn các số cho bài 1-1 và 1-3 thành hệ thập lục phân (hex) 1-8 Biểu diễn các số cho bài 1-2 và 1-6 thành hệ thập phân (decimal) 1-9 Biểu diễn các số cho bài 1-4 và 1-5 thành hệ nhị phân (binary) 1-10 Đổi các số sau sang hệ nhị phân a 27,625 b 12,6875 c 6,345 d 7,69 ĐS Bài tập Kỹ Thuật Số – Trang 1/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử 1-11 Đổi các số sau sang hệ bát phân (octal) a 1023H b ABCDH c 5EF,7AH d C3,BF2H 1-12 Đổi các giá trị sau thành byte a 2KB b 4MB c 128MB d 1GB ĐS 1-13 Lấy bù các số sau a 01111010B b 11101001B c 00000000B d 11111111B ĐS 1-14 Lấy bù các số sau a 10101100B b 01010100B c 00000000B d 11111111B ĐS 1-15 Lấy bù các số sau a b 14 c 26 d 73 ĐS 1-16 Lấy bù 10 các số sau a b 25 c 62 d 38 ĐS 1-17 Biểu diễn các số sau hệ nhị phân có dấu bit a b -5 c d -8 ĐS 1-18 Biểu diễn các số sau hệ nhị phân có dấu bit a b -5 c 34 d -26 e -128 f 64 g 127 ĐS Bài tập Kỹ Thuật Số – Trang 2/22 Lê Chí Thông Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông 1-19 Cho các số nhị phân có dấu sau, hãy tìm giá trị chúng a 0111B b 1000B c 0000B d 1111B e 0011B f 1100B g 0111111B h 00000000B i 11111111B j 10000000B ĐS 1-20 Cho các số nhị phân sau, hãy xác định giá trị chúng chúng là (i) số nhị phân không dấu; (ii) số nhị phân có dấu a 0000B b 0001B c 0111B d 1000B e 1001B f 1110B g 1111B ĐS 1-21 Biểu diễn các số sau thành mã BCD (còn gọi là mã BCD 8421 hay mã BCD chuẩn) a b c 10 d 255 ĐS 1-22 Làm lại bài 1-21, đổi thành mã BCD 2421 (còn gọi là mã 2421) ĐS 1-23 Làm lại bài 1-21, đổi thành mã BCD quá (còn gọi là mã quá – XS3) ĐS 1-24 Cho các mã nhị phân sau, hãy đổi sang mã Gray a 0111B b 1000B c 01101110B d 11000101B ĐS 1-25 Cho các mã Gray sau, hãy đổi sang mã nhị phân a 0110B b 1111B c 11010001B d 00100111B ĐS 1-26 Cho các mã nhị phân sau, hãy xác định giá trị chúng chúng là (i) số nhị phân không dấu; (ii) số nhị phân có dấu; (iii) mã BCD; (iv) mã 2421; (v) mã quá 3; (vi) mã Gray a 1000011B b 110101B Bài tập Kỹ Thuật Số – Trang 3/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông c 1101100B d 01000010B ĐS 1-27 Làm lại bài 1-26 với a 10000101B b 0101101B c 10000000B d 01111111B ĐS 1-28 Thực các phép toán sau trên số nhị phân có dấu bit a 3+4 b 4-5 c -8+2 d -4-3 1-29 Thực các phép toán sau trên số nhị phân có dấu bit, kết bị tràn thì tìm cách khắc phục a 5-7 b 5+7 c -2+6 d -1-8 1-30 Thực các phép toán sau trên số nhị phân có dấu bit và cho biết kết có bị tràn hay không a 15+109 b 127-64 c 64+64 d -32-96 ĐS 1-31 Thực các phép toán sau trên số BCD a 36+45 b 47+39 c 66-41 d 93-39 e 47-48 f 16-40 Bài tập Kỹ Thuật Số – Trang 4/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Chương 2: Đại số Boole 2-1 Chứng minh các đẳng thức sau đại số a AB  AD  BCD  ( A  D)( A  C)( B  D) b CD  BC  ABD  ( A  C)( B  C )( B  D) c Z  XY  X Z  ( X  Z )(Y  Z ) d e 2-2 A B  A B AB( A  B  C )  ABC Cho bảng chân trị sau C B A F1 F2 0 0 0 0 1 0 1 1 0 1 1 1 0 1 1 a Viết biểu thức hàm F1 và F2 b Viết biểu thức hàm F1 dạng tích các tổng (POS) c Viết biểu thức hàm F2 dạng tổng các tích (SOP) d Viết hàm F1 dạng Σ và Π e Viết hàm F2 dạng Σ và Π 2-3 Cho bảng chân trị sau A B C F1 F2 0 1 0 X X 0 1 1 0 1 1 X 1 X X 1 0 a Viết biểu thức các hàm F1 và F2 b Viết dạng Σ và Π cho hàm F1 và F2 2-4 Cho các hàm sau F1 ( A, B, C , D)  ABC D  ABD  ACD  A.C 2-5 F2 ( A, B, C , D)  ( B  C  D)( A  C  D)( B  D) Hãy lập bảng chân trị F1 và F2 Cho các hàm sau F1 ( A, B, C , D)   (0,1,2,4,6,8,12)  d (3,13,15) F2 ( A, B, C , D)   (1,3,4,5,11,12,14,15).d (0,6,7,8) 2-6 Hãy lập bảng chân trị F1 và F2 Cho giản đồ xung sau Bài tập Kỹ Thuật Số – Trang 5/22 Lê Chí Thông Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông A B C D F1 F2 F3 a Viết biểu thức các hàm F1, F2 và F3 b Viết dạng Σ và Π cho hàm F1, F2 và F3 2-7 Cho bảng chân trị sau A B C D F1 F2 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 0 1 1 X X X a Viết biểu thức các hàm F1 và F2 b Viết dạng Σ và Π cho hàm F1 và F2 2-8 Biểu diễn các hàm đã cho các bài từ 2-2 đến 2-7 trên bìa Karnaugh 2-9 Cho sơ đồ mạch sau, hãy viết biểu thức chuẩn và F1 và F2 Y F1 X Z F2 2-10 Cho sơ đồ mạch và giản đồ xung các tín hiệu vào sau, hãy vẽ dạng tín hiệu F A B C F Bài tập Kỹ Thuật Số – Trang 6/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông A B C 2-11 Cho sơ đồ mạch sau A Y0 B Y1 Y2 E Y3 D Lập bảng chân trị và viết các hàm các trường hợp sau a E=0 và D=0 b E=0 2-12 Tìm dạng chuấn và các hàm sau F1 ( X , Y , Z )  XY  YZ  XZ F2 ( X , Y , Z )  XY  X Z F3 ( A, B, C )  A  C  AB F4 ( A, B, C )  ( A  B )  A BC 2-13 Dùng bìa Karnaugh rút gọn các hàm sau F1 ( A, B, C , D)   (0,1,2,4,5,8,10,12,14) F2 ( A, B, C )   (0).d (1,2,3,4,5,6,7) F3 ( A, B, C , D)  ABC D  AB  A(C  D)  ABC  C D F4 ( A, B, C , D, E )   (1,3,4,5,6,9,12,14,20,21,22,25,28,29).d (13,16,30) 2-14 Dùng bìa Karnaugh rút gọn các hàm sau F1 ( A, B, C , D)   (1,2,4,7,9,15)  d (3,5) F2 ( A, B, C , D)   (0,1,2,4,5,8,10,11,14,15) F3 ( A, B, C , D)   (2,5,7,8,13,15).d (0,10) F4 ( A, B, C , D)   (0,2,4,5,6,8,10,12,13) 2-15 Cho hàm F(A,B,C,D) biểu diễn trên giản đồ xung sau Bài tập Kỹ Thuật Số – Trang 7/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông A B C D F a Viết biểu thức chuẩn hàm F b Biểu diễn hàm trên bìa Karnaugh c Rút gọn hàm F và vẽ mạch thực dùng cổng NAND 2-16 Rút gọn hàm sau và thực cổng NAND ngõ vào F ( A, B, C , D)   (4,6,9,10,12,14)  d (8,11,13) 2-17 Rút gọn hàm sau và thực cổng NOR ngõ vào F ( A, B, C , D)   (0,2,3,4,6,9,10,11).d (7,13,15) 2-14 Thực hàm F ( A, B, C, D)  B(C  D)  ACD dùng cổng NAND 2-15 Thực hàm F ( A, B, C, D)  ( A  B)(C  BCD) dùng cổng NOR 2-16 Cho các hàm sau F1 ( A, B, C, D)  A  B  ( BCD  BCD)C  A  B  BDC F2 ( A, B, C, D)  ( A  C )(C  D)  AB D F3 ( A, B, C , D)  AB  ABD( B  CD) a Hãy biểu diễn các hàm trên bìa Karnaugh b Viết biểu thức tích các tổng (POS) cho các hàm c Rút gọn và vẽ mạch thực dùng toàn cổng NAND 2-17 Cho các hàm sau F1 ( A, B, C , D)   (0,2,3,4,6,7,8)  d (5,12,14) F2 ( A, B, C , D)   (2,3,8,9,10,12,14,15).d (0,11,13) a b c d Rút gọn hàm F1 và thực F1 dùng cấu trúc cổng AND-OR Rút gọn hàm F2 và thực F2 dùng cấu trúc cổng OR-AND Thực F1 dùng cấu trúc toàn NAND Thực F2 dùng cấu trúc toàn NOR 2-18 Cho bảng chân trị sau G1 X 1 1 1 1 G2 X 0 0 0 0 X2 X X 0 0 1 1 X1 X X 0 1 0 1 X0 X X 1 1 Y0 0 0 0 0 Y1 0 0 0 0 Y2 0 0 0 0 Y3 0 0 0 0 Y4 0 0 0 0 Bài tập Kỹ Thuật Số – Trang 8/22 Y5 0 0 0 0 Y6 0 0 0 0 Y7 0 0 0 0 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử a Viết biểu thức các hàm Y0 đến Y7 b Vẽ sơ đồ logic các hàm trên Bài tập Kỹ Thuật Số – Trang 9/22 Lê Chí Thông Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông Chương 3: Hệ tổ hợp Cho hệ tổ hợp hoạt động theo bảng sau E X1 X0 Y0 Y1 Y2 Y3 X X 0 0 0 0 0 1 0 0 0 1 0 a Thiết kế hệ tổ hợp này dùng cổng b Dùng hệ tổ hợp đã thiết kế câu a (vẽ dạng sơ đồ khối) và các cổng logic thực hàm F ( A, B, C )   (4,6) 3-2 Thiết kế mạch giải mã 2421 thành thập phân (mã 10) a Thực cổng logic b Thực mạch giải mã (decoder) 416 có ngõ tích cực mức 3-3 Thiết kế mạch cộng bán phần (HA) thực cổng logic Sau đó, dùng HA (vẽ dạng sơ đồ khối) để thực phép tính (x+1)2, biết x là số nhị phân bit (x = x1x0) 3-4 Một mạch tổ hợp có ngõ vào A, B, C, D, E và ngõ Y Ngõ vào là từ mã thuộc mã sau E D C B A 0 0 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 a Thiết kế mạch tổ hợp dùng cổng AND-OR cho Y=1 ngõ vào là từ mã đúng và Y=0 ngõ vào là từ mã sai b Thực lại câu a dùng toàn cổng NAND 3-5 Cho hệ tổ hợp hoạt động theo bảng sau E X1 X0 Y0 Y1 Y2 Y3 X X 1 1 0 0 1 0 1 1 1 1 1 1 a Thiết kế hệ tổ hợp này dùng toàn cổng NOT và NAND ngõ vào b Dùng hệ tổ hợp đã thiết kế câu a (vẽ dạng sơ đồ khối) và cổng AND ngõ vào để thực hệ tổ hợp hoạt động theo giản đồ xung sau (với U, V, W là các ngõ vào; Z là ngõ ra) 3-1 Bài tập Kỹ Thuật Số – Trang 10/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông U V W Z Thực mạch cộng toàn phần (FA) trên sở mạch chọn kênh (Mux) 41 Lập bảng chân trị mạch chọn kênh (Mux) 161 Sau đó, thực mạch chọn kênh 161 trên sở mạch chọn kênh 41 3-8 Cho mã sau A=a3a2a1a0 B=b3b2b1b0 C=c3c2c1c0 D=d3d2d1d0 Hãy thiết kế mạch chọn mã (với Y= y3y2y1y0 là ngõ ra) trên sở mạch chọn kênh 41 theo bảng chân trị sau x1 x0 Y 0 A B C 1 D 3-9 Thiết kế mạch chuyển mã quá thành nhị phân dùng vi mạch 7483 (mạch cộng bit ) 3-10 Thiết kế mạch chuyển mã BCD decade thành nhị phân dùng vi mạch 7483 (mạch cộng bit ) 3-11 Thiết kế mạch giải mã BCD thành mã LED đoạn anode chung dùng cổng logic 3-12 Làm lại bài trên dùng vi mạch 74154 (mạch giải mã 416) và các cổng cần thiết 3-13 Thiết kế mạch trừ hai số bit, đó V là biến điều khiển, Ci-1 là số mượn ngõ vào, Ci là số mượn ngõ Khi V=0 thì mạch thực D=A-B, V=1 thì thực D=B-A 3-14 Thiết kế mạch trừ hai số bit A và B với biến điều khiển V, dựa trên sở mạch trừ hai số bit bài trên 3-15 Thiết kế mạch trừ hai số bit A và B cho kết luôn luôn dương 3-16 Thiết kế mạch cộng/trừ hai số nhị phân bit X và Y dùng vi mạch 7483 (mạch cộng bit) và các cổng logic (nếu cần) Mạch có tín hiệu điều khiển là v, v=0 mạch thực X+Y, v=1 mạch thực X-Y 3-17 Chỉ sử dụng mạch cộng toàn phần FA, hãy thiết kế hệ tổ hợp có bảng chân trị sau x1 x0 y0 y1 y2 y3 0 0 1 1 1 1 1 3-18 Dùng vi mạch 7483 (mạch cộng bit) và các cổng logic (nếu cần) để thiết kế mạch tổ hợp có hoạt động sau 3-6 3-7 Bài tập Kỹ Thuật Số – Trang 11/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử x3 x2 x1 x0 C Lê Chí Thông y3 y2 y1 y0 Nếu C=0 thì y3y2y1y0 = x3x2x1x0 Nếu C=1 thì y3y2y1y0 = bù x3x2x1x0 3-19 Cho hàm F với biến vào Hàm có trị số lượng biến vào có trị nhiều số lượng biến có trị Ngược lại, hàm có trị a Hãy biểu diễn hàm trên bìa Karnaugh b Rút gọn hàm và vẽ mạch thực dùng toàn cổng NAND 3-20 Thiết kế mạch chuyển mã nhị phân bit sang mã BCD dùng vi mạch so sánh bit (ngõ tích cực cao) và vi mạch cộng toàn phần FA 3-21 Thiết kế mạch chuyển mã Gray bit sang mã nhị phân, sử dụng a Các cổng logic b Mạch giải mã (decoder) 416 3-22 Thiết kế mạch chuyển mã BCD thành 7421 sử dụng decoder 416 có ngõ tích cực mức và không quá cổng NAND 3-23 a Thiết kế mạch so sánh hai số nhị phân bit A và B với các ngõ tích cực mức sử dụng cổng logic b Thiết kế mạch so sánh hai số nhị phân bit X=x3x2x1x0 và Y=y3y2y1y0 sử dụng cổng logic Biết ngõ F=1 X=Y và F=0 X≠Y c Thực mạch câu (b) dùng mạch so sánh đã thiết kế câu (a) và mộ cổng AND Vẽ mạch dạng sơ đồ chức 3-24 Mạch tổ hợp có chức chuyển từ mã BCD thành mã BCD quá a Thiết kế mạch sử dụng cấu trúc NOR-NOR b Thiết kế mạch sử dụng vi mạch 7483 (mạch cộng bit) 3-25 Sử dụng các mạch chọn kênh (Mux) 81 và mạch chọn kênh 41 để thiết kế mạch chọn kênh 321 3-26 Cho F là hàm biến A, B, C, D Hàm F=1 trị thập phân tương ứng với các biến hàm chia hết cho 5, ngược lại F=0 a Lập bảng chân trị cho hàm F b Thực hàm F mạch chọn kênh (Mux) 161 c Thực hàm F mạch chọn kênh (Mux) 81 và các cổng (nếu cần) d Thực hàm F mạch chọn kênh (Mux) 41 và các cổng (nếu cần) e Hãy biểu diễn hàm F trên bìa Karnaugh f Hãy rút gọn F và thực F dùng các mạch cộng bán phần HA 3-27 Cho hàm F ( A, B, C )  AB  BC  AC Hãy thiết kế mạch thực hàm F sử dụng a Một vi mạch 74138 (decoder 38, ngõ tích cực thấp) và cổng có tối đa ngõ vào b Một vi mạch 74153 (mux 41, có ngõ cho phép tích cực thấp) c Hai mạch cộng bán phần HA và cổng OR 3-28 Sử dụng decoder 416 không có ngõ cho phép (enable) để thực decoder 38 có ngõ cho phép Không sử dụng thêm cổng 3-29 Sử dụng ba mạch chọn kênh (Mux) 21 để thực mạch chọn kênh 41 Không dùng thêm cổng Bài tập Kỹ Thuật Số – Trang 12/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông 3-30 Sử dụng hai vi mạch 74148 (mạch mã hóa 83) để thực mạch mã hóa (encoder) 164 Bài tập Kỹ Thuật Số – Trang 13/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông Chương 4: Hệ Thiết kế mạch đếm nối tiếp mod 16 đếm lên dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp) 4-2 Thiết kế mạch đếm nối tiếp mod 16 đếm xuống dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp) 4-3 Dựa trên kết bài 4-1, thiết kế mạch đếm nối tiếp mod 10 đếm lên 012…90… 4-4 Dựa trên kết bài 4-2, thiết kế mạch đếm nối tiếp mod 10 đếm xuống 151413…615… 4-5 Dựa trên kết bài 4-2, thiết kế mạch đếm nối tiếp mod 10 đếm xuống 987…09… 4-6 Nếu sử dụng JK-FF D-FF thay cho T-FF các bài 4-1 và 4-2 thì thay đổi nào? 4-7 Thiết kế mạch đếm nối tiếp có nội dung thay đổi theo quy luật mã 2421, sử dụng JK-FF (xung clock cạnh xuống, ngõ Pr và ngõ Cl tích cực mức cao) 4-8 Thiết kế mạch đếm nối tiếp lên/xuống bit dùng T-FF (xung clock cạnh xuống) với biến điều khiển U / D Khi U / D =1 thì mạch đếm lên, U / D =0 thì mạch đếm xuống 4-9 Thiết kế mạch đếm song song dùng JK-FF (xung clock cạnh xuống) có dãy đếm sau 000010011100110111000… 4-10 Làm lại bài 4-9 với yêu cầu các trạng thái không sử dụng dãy đếm đưa trạng thái 111 xung clock 4-11 Làm lại bài 4-9 dùng D-FF 4-12 Làm lại bài 4-9 dùng T-FF 4-13 Làm lại bài 4-9 dùng SR-FF 4-14 Thiết kế mạch đếm song song mod 10 có nội dung thay đổi theo quy luật mã 2421 dùng T-FF 4-15 Cho mạch đếm sau CK T Q CK Q B PR PR A T Q C CK Q CLR Q CLR CK T CLR PR 4-1 Q Hãy vẽ dạng sóng A, B, C theo CK và cho biết dung lượng đếm mạch 4-16 Cho mạch đếm sau Bài tập Kỹ Thuật Số – Trang 14/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử S A Q S CK R Lê Chí Thông B Q S CK Q C Q CK R Q R Q CK a Viết hàm kích thích (biểu thức các ngõ vào) cho FF b Vẽ graph (giản đồ) trạng thái đếm c Cho biết hệ số đếm đếm d Bộ đếm có tự kích không? Giải thích? 4-17 Cho mạch đếm sau T Q A T CK Q B T CK Q CK Q Q Q CK a b c d Viết hàm kích thích (biểu thức các ngõ vào) cho FF Lập bảng trạng thái chuyển đổi mạch Vẽ graph (giản đồ) trạng thái đếm Bộ đếm có tự kích không? Giải thích? 4-18 Cho mạch đếm sau T A Q T CK B Q CK Q Q CK a b c d e f Viết hàm kích thích (biểu thức các ngõ vào) cho FF Lập bảng trạng thái chuyển đổi mạch Vẽ graph (giản đồ) trạng thái đếm và cho biết hệ số đếm Vẽ giản đồ tín hiệu ra, giả sử trạng thái đầu là AB=11 Mạch có cần định trạng thái đầu hay không? Giải thích? Nếu cần xây dựng đếm có mod 12 thì cần ghép nối tiếp thêm bao nhiêu FF? Có bao nhiêu cách ghép và vẽ mạch kết nối cách ghép 4-19 Cho mạch đếm sau T Q CK A T Q B CK Q T Q CK Q CK Bài tập Kỹ Thuật Số – Trang 15/22 Q C Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử a b c d e 4-20 4-21 4-22 4-23 4-24 Lê Chí Thông Viết hàm kích thích (biểu thức các ngõ vào) cho FF Lập bảng trạng thái chuyển đổi mạch Vẽ graph (giản đồ) trạng thái đếm và cho biết hệ số đếm Bộ đếm có tự kích không? Giải thích? Vẽ giản đồ xung ngõ các FF theo xung CK, biết trạng thái đầu là ABC=011 Sử dụng vi mạch 7490 để thực mạch đếm mod 10 Sử dụng vi mạch 7492 để thực mạch đếm mod 12 Sử dụng vi mạch 7493 để thực mạch đếm mod 16 Sử dụng vi mạch 7490 để thực mạch đếm mod Sử dụng hai vi mạch 7490 để thực mạch đếm mod 60 Bài tập Kỹ Thuật Số – Trang 16/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông Phụ lục A: Các vi mạch cổng và FF thông dụng 74LS04 74LS04 11 74LS08 74LS08 12 74LS00 13 74LS00 74LS00 12 74LS32 13 74LS32 74LS32 11 10 74LS02 12 74LS02 74LS02 12 74LS86 11 CL CLK D K 14 12 Q 13 J K K 74LS74 Q Q 10 15 74LS109 10 PR 11 13 CL Q CLK 15 J CLK 74LS109 11 PR Q CLK CL J Q 13 74LS74 Q CLK Q PR 12 CL Q PR PR D 74LS86 10 74LS86 13 74LS86 11 10 CL 13 74LS02 11 10 74LS32 11 10 74LS00 11 13 74LS08 Q 74LS112 74LS04 10 74LS08 12 12 13 74LS04 10 74LS04 12 J PR 74LS04 Q CL Q CLK K 14 Bài tập Kỹ Thuật Số – Trang 17/22 74LS112 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông Phụ lục B: Các vi mạch tổ hợp thông dụng Mạch giải mã (decoder) 24, 38, 416 A B G Y0 Y1 Y2 Y3 A B C 74LS139 14 13 15 A B G Y0 Y1 Y2 Y3 12 11 10 15 14 13 12 11 10 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B 23 22 21 20 A B C D 74LS138 18 19 74LS139 G1 G2 10 11 12 13 14 15 10 11 13 14 15 16 17 74LS154 Mạch mã hóa (encoder) có ưu tiên 83, 104 10 11 12 13 5 EI A0 A1 A2 11 12 13 10 14 GS 15 EO A B C D 14 74LS147 74LS148 Mạch chọn kênh (mux) 81, 41, 21 15 14 13 12 11 10 D0 D1 D2 D3 D4 D5 D6 D7 W Y 6 5 10 11 12 13 A B C G 14 15 1C0 1C1 1C2 1C3 1Y 2C0 2C1 2C2 2C3 2Y 15 A B 1G 2G 74LS151 Mạch phân kênh (demux) 14 14 15 A B 1G 1C 2G 2C 1Y 1Y 1Y 1Y 2Y 2Y 2Y 2Y 10 11 12 74LS155 Mạch cộng nhị phân bit 10 11 16 13 A1 A2 A3 A4 S1 S2 S3 S4 15 B1 B2 B3 B4 C0 1A 1B 2A 2B 3A 3B 4A 4B A/B G 74LS157 74LS153 13 3 11 10 14 13 C4 14 74LS83 Mạch so sánh bit, bit Bài tập Kỹ Thuật Số – Trang 18/22 1Y 2Y 3Y 4Y 12 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử 10 12 13 15 11 14 A0 A1 A2 A3 B0 B1 B2 B3 A<Bi A=Bi A>Bi 11 13 15 17 A<Bo A=Bo A>Bo P0 P1 P2 P3 P4 P5 P6 P7 12 14 16 18 74LS85 Lê Chí Thông P=Q P>Q 19 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS682 Mạch tạo/kiểm tra parity 10 11 12 13 A B C D E F G H I EVEN ODD 74LS280 Mạch chuyển mã BCD mã LED đoạn anode chung BI/RBO RBI LT A B C D E F G 13 12 11 10 15 14 74LS47 Mạch đệm bit 11 13 15 17 19 1A1 1A2 1A3 1A4 2A1 2A2 2A3 2A4 1G 2G 74LS244 1Y 1Y 1Y 1Y 2Y 2Y 2Y 2Y 18 16 14 12 3 19 A1 A2 A3 A4 A5 A6 A7 A8 B1 B2 B3 B4 B5 B6 B7 B8 G DIR 74LS245 Bài tập Kỹ Thuật Số – Trang 19/22 18 17 16 15 14 13 12 11 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thông Phụ lục C: Các vi mạch thông dụng Mạch đếm nhị phân bit đồng A QA QB QC QD CLR 13 A 12 QA QB QC QD CLR 74LS393 11 10 74LS393 10 A B C D QA QB QC QD RCO 14 13 12 11 15 ENP ENT CLK LOAD CLR 74LS163 Caùc ngoõ vaøo Caùc ngoõ CLR LOAD ENP ENT L x x H L H Chức QA QB QC QD x L L L L Reset veà x x D C B A Nhập liệu vào H x L Không thay đổi Không đếm H H L x Không thay đổi Không đếm H H H H Đếm lên Đếm x x x x Không thay đổi Không đếm CLK RCO (Ripple Carry Out) = ENT.QA.QB.QC.QD Mạch đếm lên/xuống đồng nhị phân bit 15 10 11 14 A B C D QA QB QC QD UP DN LOAD CLR CO BO 12 13 74LS193 UP Chức DN LOAD CLR H H L Đếm lên H H L Không đếm H H L Đếm xuống H H L Không đếm x x L L Nhập liệu vào x x x H Reset veà Mạch đếm mod 10 (mod và mod 5) Bài tập Kỹ Thuật Số – Trang 20/22 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử 14 A B QA QB QC QD 12 11 CKA CKB R0(1) R0(2) R9(1) R9(2) CLR QA QB QC QD 74LS390 Mạch đếm mod 12 (mod và mod 6) A B QA QB QC QD 12 11 R0(1) R0(2) 74LS92 Mạch đếm mod 16 (mod và mod 8) 14 A B QA QB QC QD 12 11 R0(1) R0(2) 74LS93 Thanh ghi dịch PIPO 11 13 14 D1 D2 D3 D4 D5 D6 Q1 Q2 Q3 Q4 Q5 Q6 10 12 15 CLK CLR 74LS174 Thanh ghi dịch SIPO A B CLK CLR QA QB QC QD QE QF QG QH 10 11 12 13 74LS164 Thanh ghi dịch PISO 10 11 12 13 14 15 SER A B C D E F G H 15 12 14 CKA CKB CLR 74LS390 74LS90 14 Lê Chí Thông QH CLK QH INH SH/LD 74LS165 Thanh ghi dịch trái/ phải PIPO Bài tập Kỹ Thuật Số – Trang 21/22 QA QB QC QD 13 11 10 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử 11 10 SR A B C D SL QA QB QC QD Lê Chí Thông 15 14 13 12 CLK S0 S1 CLR 74LS194 Mạch chốt bit 13 14 17 18 11 D0 D1 D2 D3 D4 D5 D6 D7 OC G 74LS373 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 12 15 16 19 13 14 17 18 11 D0 D1 D2 D3 D4 D5 D6 D7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 12 15 16 19 11 OC CLK C OC D1 D2 D3 D4 D5 D6 D7 D8 74LS374 74LS573 Bài tập Kỹ Thuật Số – Trang 22/22 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 19 18 17 16 15 14 13 12