Điện tử số

Điện tử số

1 HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG KHOA KỸ THUẬT ĐIỆN TỬ 1 -oo0oo- BÀI THÍ NGHIỆM ĐIỆN TỬ SỐ (Đối tượng: Cao đẳng và Đại học) Hà nội, 2009. 2 BÀI 1 CÁC CỔNG LOGIC CƠ BẢN I. MỤC ĐÍCH, YÊU CẦU - Giúp sinh viên làm quen với các loại IC số thông dụng, biết cách kiểm tra các cổng logic cơ sở khi đã lắp ráp trong mạch. - So sánh một vài tham số của các họ cổng có cấu trúc khác nhau. - Biết đo các tham số của IC số. Từ đó có thể tự thiết kế được các mạch logic theo yêu cầu. II. NỘI DUNG - Làm quen nhận dạng IC số. - Khảo sát các trạng thái của các cổng NAND, NOR, XOR dùng IC 7400, 7402, 7486, 4011, 4001. - Từ cổng NAND xây dựng các cổng: NOT, AND, OR, XOR. - Từ cổng NOR xây dựng các cổng: NOT, OR, AND, XNOR. - Đo dòng điện tiêu thụ các cổng của IC 7400 và 7402, 4001. So sánh kết quả. - Đo các tham số chính của IC số. 1. Ôn tập lý thuyết Các kiến thức cần biết: ký hiệu của các cổng cơ sở, biểu thức lối ra, bảng trạng thái, các tham số của IC số. 2. Câu hỏi chuẩn bị - Các mức ngưỡng vào, ra của 2 họ CMOS và TTL khác nhau như thế nào. - Công suất tiêu thụ của 2 họ CMOS ,TTL. 3. Dụng cụ thí nghiệm - Bộ thí nghiệm số. - Đồng hồ vạn năng. - IC 74LS 00, 74 LS02 , 4011, 4001, 7486. III. CÁC BƯỚC THỰC HIỆN 1. Lắp IC vào tấm cắm của bộ thí nghiệm số. 2. Đấu dây thực hiện mạch thí nghiệm theo yêu cầu. Sau khi kiểm tra lắp đúng mạch mới bật công tắc nguồn. 3. Kiểm tra chức năng các cổng logic: - Mạch điện: Các đầu vào được nối tới các công tắc, đầu ra nối tới LED. - Thay đổi đầu vào, quan sát đầu ra và hoàn thành bảng trạng thái: B A y B A y Hình 1-1. Cổng NOR, NAND 3 4. Từ cổng NAND xây dựng các cổng: NOT, AND, OR, NOR, XOR. Từ cổng NOR xây dựng các cổng: NOT, AND, OR, NAND, XNOR. - Mắc mạch điện. - Thay đổi trạng thái các đầu vào, quan sát đầu ra để lập bảng trạng thái. 5. Đo các tham số của cổng logic: a. Đo mức thế hoạt động lối vào: - Mạch điện: - Dùng chiết áp điều chỉnh mức điện áp lối vào để xác định mức lối ra: A(V) B(V) FAB= A(V) B(V) FAB=+ 5 0 - 0,8 0 0 - 0,8 5 0,9 - 2 0 0,9 - 2 5 2 - 5 0 2 - 5 Tương tự như vậy, ta làm cho cổng logic họ CMOS. b. Đo công suất tiêu thụ của 2 loại cổng khi IC chưa hoạt động: - Sử dụng IC 74LS00 và 4011. - Đặt tất cả các lối vào ở mức High, đo dòng tiêu tán khi IC chưa hoạt động. Ghi các kết quả vào bảng. - Đặt tất cả các lối vào ở mức Low, đo dòng tiêu tán khi IC chưa hoạt động. Ghi các kết quả vào bảng. - Mạch điện: A B F A B F 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 14 7 B A F 5V 1k A B F 5V 1k 5V 14 7 V V(hoặc để hở ) Hình 1-2. Đo mức thế lối vào 14 mAVCC7 + _ Hình 1-3. Đo dòng tiêu thụ khi IC chưa hoạt động 4CMOS IH IL TTL IH IL - Tính công suất tiêu thụ khi IC chưa hoạt động: c. Đo dòng tiêu thụ khi IC hoạt động - Lần lượt đưa các tần số 1khz và 10Khz vào 1 đầu vào của 1 cổng NAND hoặc vào 1 đầu vào của 4 cổng còn các đầu vào kia đưa lên mức logic cao. - Sử dụng loại IC họ TTL 7400 - Mạch điện: - Tính công suất tiêu thụ khi IC hoạt động. IV. BÁO CÁO THÍ NGHIỆM - Vẽ mạch điện thí nghiệm. - Hoàn thành các bảng. - So sánh kết quả giữa thí nghiệm và lý thuyết. mAVCC 1 KHz 10 KHzMưc"1"Hình 1-4. Đo dòng tiêu thụ khi IC hoạt động 5Sơ đồ chân IC: VCC GND 14 13 12 11 10 9 8 1 2 3 4 5 6 7 74LS08 VCC GND 14 13 12 11 10 9 8 1 2 3 4 5 6 7 74LS86 VCC GND 14 13 12 11 10 9 8 1 2 3 4 5 6 7 4011 VCC GND 14 13 12 11 10 9 8 1 2 3 4 5 6 7 74LS00 VCC GND 14 13 12 11 10 9 8 1 2 3 4 5 6 7 74LS02 6BÀI 2 BỘ GIẢI MÃ VÀ MÃ HÓA ƯU TIÊN MỤC ĐÍCH Hoàn thành bài này, bạn sẽ có khả năng định vị, biết cách hoạt động và điều khiển mạch tổ hợp mã hoá và giải mã. THẢO LUẬN Bộ giải mã nhị phân thành thập phân (bộ giải mã BCD) sẽ nhận biết các tổ hợp bit 8-4-2-1 và chỉ thị duy nhất các đầu ra tương ứng từ 0 tới 9 tính theo cơ số 10 (hệ thập phân - 910). Bảng 2-1 minh hoạ quan hệ giữa các mã nhị phân BCD và các giá trị thập phân tương ứng của chúng. Bảng 2-1 Mã bit BCD Giá trị thập phân 1111 đến 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000 Các mã BCD không xác định 9 8 7 6 5 4 3 2 1 0 Bảng trên cho thấy mã BCD có phạm vi từ 0 đến 9. Các mã từ 10 đến 15 cho một từ BCD 4 bit đều là các tổ hợp mã không xác định. Các mẫu bit này thường không được giải mã nhưng có thể tạo ra một số dạng chỉ thị nằm ngoài giới hạn số thập phân. Hình 2-1 minh hoạ sơ đồ khối của bộ giải mã BCD. Trong bộ giải mã, ứng với mỗi mẫu bit đầu vào cho trước, chỉ có một đầu ra là tích cực. Tuỳ thuộc vào loại IC chọn, có thể là trạng thái tích cực cao (đầu ra được giải mã có mức logic 1) hoặc trạng thái tích cực thấp (đầu ra được giải mã có mức logic 0). Trong hình 2-1, các mã đầu vào tạo ra một đầu ra cho trước được liệt kê ở cột đầu ra của bộ giải mã. Các mẫu bit này cho thấy mỗi phần của bộ giải mã sẽ nhận biết một nhóm bit đầu vào cụ thể. Hình 2-2 minh hoạ hoạt động của bộ giải mã. D3 BIT3(MSB) D2 BIT2D1 BIT1D0 BIT0(LSB) Đầu vào9 1001 8 1000 7 0111 6 0110 5 0101 4 0100 3 0011 2 0010 1 0001 0 0000 Đầu raHình 2-1. 7 Mỗi phần của bộ giải mã được cấu hình để nhận biết mã bit đầu vào cụ thể. Trong hình vẽ là ví dụ các phần có thể nhận biết các đầu vào BCD 9, 5 và 0. Với mỗi đầu vào cụ thể, chỉ một phần ở mức tích cực. Trong hình 2-2, phần cổng-F nhận biết đầu vào không xác định 1111 ($F hoặc 1510). Đầu ra của cổng này khi ở mức tích cực sẽ cấm các cổng khác. Hình 2-3 minh họa cấu hình cổng thông thường có khả năng vô hiệu hoá các mã không xác định (lớn hơn 9). BIT3 điều khiển mỗi một phần chính của bộ giải mã. BIT3 ở mức cao sẽ cấm các mạch giải mã từ 7 đến 0 và cho phép các cổng 9 và 8. BIT3 ở mức thấp sẽ cấm các cổng 9 và 8 nhưng cho phép các mạch giải mã từ 7 đến 0 hoạt động. Hình 2-2. Đầu vào không xác định Phát hiện số 9 Phát hiện số 5 Phát hiện số 0 8 Hình 2-3 cho thấy chỉ sử dụng một bit duy nhất BIT3 để vô hiệu hoá các mã không xác định đầu vào. Quy trình hoạt động của bộ mã hóa BCD ngược với bộ giải mã BCD. Bộ mã hóa nhận biết các đầu vào từ 9 và 0 và tạo ra mã BCD 4-bit duy nhất tương ứng ở đầu ra. Bảng 2-2 minh hoạ quan hệ giữa giá trị thập phân và mã BCD tương ứng. Bảng 2-2 Bảng trên cho thấy các giá trị thập phân giữa 9 và 0 có thể được biểu diễn bằng mã nhị phân 8-4-2-1. Vì biểu diễn dưới dạng BCD nên phạm vi các số hợp lệ là từ 9 đến 0. GIÁ TRỊ THẬP PHÂN MÃ BIT BCD 9 8 7 6 5 4 3 2 1 0 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000 Hình 2-3. 9Hình 2-4 minh họa sơ đồ khối của bộ mã hóa BCD. Vì đầu ra của bộ mã hóa biểu diễn giá trị BCD tương ứng, tại một thời điểm, có nhiều hơn một đầu ra ở trạng thái tích cực. Trạng thái tích cực của một bit đầu ra của bộ mã hóa có thể là tích cực cao hay tích cực thấp , tuỳ thuộc vào loại IC được chọn. Hình 2-4 cho thấy 9 đầu vào có thể có, từ 1 đến 9. Đầu vào 0 không cần thiết vì 0000 có nghĩa là không đầu ra nào ở trạng thái tích cực. Nếu tất cả các đầu vào (từ 1 đến 9) đều không ở trạng thái tích cực (không yêu cầu được mã hoá) thì tất cả các đầu ra đều tắt hoặc không ở trạng thái tích cực. Hình 2-5 minh họa hoạt động của bộ mã hóa. Mỗi khối (bốn khối mã hoá từ bit 0 đến bit 3) của bộ mã hóa được nối với đường dữ liệu DATA PIPELINE, đường này được sử dụng để phân phối dữ liệu đầu vào. Mỗi khối quyết định bit mà nó tạo ra có cần để biểu diễn một phần của mã BCD 4-bit hay không. Nếu một bit nào đó cần thì khối đó sẽ kích hoạt đầu ra của nó. Nếu bit nào đó không cần, thì khối đó sẽ không kích hoạt đầu ra của nó. Ví dụ: khi mã hoá đầu vào 6 cần đầu ra BCD là 0110. Do đó, các khối BIT2 và BIT1 sẽ ở trạng thái tích cực và các khối BIT 3 và BIT 0 sẽ ở trạng thái không tích cực. Các bộ mã hóa cần một khối chức năng khác để xác định mức ưu tiên đầu vào. Ví dụ: nếu đầu vào 6 (0110) và 7 (0111) cùng ở trạng thái tích cực (cùng yêu cầu được mã hoá) thì BIT0 không thể đồng thời vừa ở trạng thái tích lại vừa ở trạng thái không tích cực. Hình 2-6 minh hoạ khối ưu tiên của bộ mã hóa. Khi có nhiều hơn một đầu vào yêu cầu được mã hoá, khối chặn INHIBIT sẽ được kích hoạt. Khối này bảo đảm chỉ các bit đầu ra tương ứng có giá trị đầu vào cao hơn mới được mã hóa. Trong ví dụ ở trên, khi các đầu vào 6 và 7 cùng yêu cầu được mã hóa, đầu vào 7 sẽ có quyền ưu tiên. Do đó, mạch chặn INHIBIT trong hình 2-6 bảo đảm BIT0 ở trạng thái tích cực. Trong thực tế, yêu cầu mã hoá đầu vào 6 bị bỏ qua. Phát hiện quyền ưu tiên bảo đảm rằng chỉ mã hoá giá trị BCD cao hơn của đầu vào. ĐƯỜNG DỮ LI ỆUMÃ HOÁ THÀNH BIT 3 MÃ HOÁ THÀNH BIT 2 MÃ HOÁ THÀNH BIT 1 MÃ HOÁ THÀNH BIT 0 BIT 3 BIT 2 BIT 1 BIT 0 1 2 3 4 5 6 7 8 9 Hình 2-5. Bit3 Bit2 Bit1 Bit0 1 2 3 4 5 6 7 8 9 Hình 2-4. Bộ mã hoá BCD MSB LSB Đầu vào Đầu ra 10 CÁC THUẬT NGỮ VÀ TỪ MỚI • Cơ số - Base – cho biết hệ cơ số: hệ thập phân 10, hệ nhị phân 2, hệ thập lục phân 16. • Số thập phân được mã hoá nhị phân - BCD - một dạng mã hoá 4-bit biểu diễn các số thập phân từ 0 đến 9. • Đường dữ liệu - Data pipeline - một đường dữ liệu chung được sử dụng để phân phối thông tin qua một mạch. • Bộ giải mã - Decoder - một mạch được sử dụng để tạo ra một đầu ra duy nhất tương ứng với một tổ hợp mẫu bit đầu vào. • Không cho phép hoạt động - Disable - làm tắt, không kích hoạt, ngắt hoặc không có đáp ứng. • Cho phép hoạt động - Enable - bật lên, kích hoạt hoặc làm cho có đáp ứng. • Bộ mã hóa - Encoder - một mạch được sử dụng để tạo ra tổ hợp mẫu bit đầu ra duy nhất tương ứng với đầu vào được yêu cầu. YÊU CẦU THIẾT BỊ • Chân đế FACET • Bảng mạch DIGITAL CIRCUIT FUNDAMENTALS 2 • Nguồn cung cấp 15Vdc (số lượng 2 nguồn) • Đồng hồ vạn năng • Máy hiện sóng hai tia Đ Ư Ờ N G D Ữ L I Ệ U Mã hoá thành bit 3 Mã hoá thành bit 2 Mã hoá thành bit 1 Mã hoá thành bit 0 0 1 1 1 1 2 3 4 5 6 tích cực 7 tích cực 8 9 Hình 2-6. INHIBIT Kiểm tra các số đầu vào [...]... 2 lSB a b (4) 2 1 (2) 2 0 (1) Chữ số (0,1) ở vị trí này được nhân với 1 Chữ số (0,1) ở vị trí này được nhân với 2 2 2 3 0 2 = 2x2 = 4 = 2x2x2 = 8 1 0 1 = 0 + 4 + 0 + 1 = 5 Hình 2-8 D là bit có trọng số lớn nhất (MSB) và A là bit có trọng số nhỏ nhất (LSB) Quá trình giải mã biến đổi từ số BCD thành số thập phân Trong hình vẽ 2-8, đầu vào BCD, 0101 được giải mã thành số thập phân tương ứng bằng cách cộng... BCD LSB 0 SỐ THẬP PHÂN 2 ( 8) 22 ( 4 ) 21 ( 2 ) 2 ( 1) 9 8 7 6 5 4 3 2 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 Hình 2-11 3 Trong hình vẽ, 2 biểu diễn MSB của mã BCD 4-bit (23 = 8) Vì BCD là mã 8-4-2-1, nên số thập phân bao gồm tổ hợp của nhóm số này Như minh hoạ trong hình 2-11, số thập phân 6 bao gồm: 22 + 21 = 4 + 2 Mặc dù bạn có thể mã hoá các số lớn hơn... địa chỉ, bảng trạng thái của mỗi loại - Các lối vào cho phép của các IC chuyên dụng 3 Dụng cụ thí nghiệm - Bộ thí nghiệm số - Đồng hồ vạn năng - IC 74LS00, 74LS08 ,74LS151, 74LS138, 4066 III CÁC BƯỚC THỰC HIỆN 1 Lắp bộ chọn địa chỉ nhị phân 2 vào – 4 ra từ IC khối cổng: - Mạch điện: các lối vào địa chỉ nối với các công tắc, các lối ra nối với LED - Thay đổi địa chỉ, quan sát các lối ra và hoàn thành... – 4 ra 19 D 2 Lắp mạch phân kênh 1 vào – 2 ra bằng IC khối cổng: - Mạch điện: lối vào địa chỉ nối với công tắc, lối vào dữ liệu nối với clock 1Hz, lối ra nối với LED - Thay đổi địa chỉ, quan sát các lối ra và hoàn thành bảng trạng thái: 3 Lắp mạch hợp kênh 2 vào – 1 ra bằng IC khối cổng (chuyển sơ đồ về dạng toàn NAND): - Mạch điện: lối vào địa chỉ nối với công tắc, lối vào dữ liệu nối với các nguồn... kênh dùng cổng truyền dẫn: - Mạch điện: lối vào địa chỉ nối với các công tắc, lối vào dữ liệu nối với clock, lối ra nối với LED - Thay đổi địa chỉ, quan sát lối ra và hoàn KC Vào / Ra thành bảng trạng thái: K0 A1 A0 0 0 0 1 1 0 1 Kc K0 K1 K2 K3 1 A0 1Hz A1 Bộ chọn địa chỉ K1 Ra / Vào K2 K3 Hình 3-4 Bộ phân kênh dùng cổng truyền dẫn 21 IV BÁO CÁO THÍ NGHIỆM - Vẽ mạch điện - Hoàn thành các bảng trạng... linh kiện hai trạng thái ổn định, có nghĩa là chúng giữ một trạng thái cho đến khi được chuyển sang trạng thái bù (trạng thái đảo) Các flip-flop có thể được sử dụng như một phần tử lưu trữ, các mạch đồng bộ, bộ chia, và các phần tử reset hệ thống Mạch flip-flop có thể được cấu hình bằng các cổng logic cơ bản hoặc với IC có nhiều cổng Có nhiều loại flip-flop chẳng hạn như: flip-flop set/reset hoặc flip-flop... có thể dùng làm phần tử lưu trữ 7 Đầu ra Q cao khi flip-flop ở trạng thái set 8 Đầu ra Q thấp khi flip-flop ở trạng thái reset CÂU HỎI ÔN TẬP 1 Trong trạng thái SET, đầu ra Q là a thấp b không biết c cao d giữa cao và thấp 2 Trong trạng thái RESET, đầu ra Q là a thấp b không biết c cao d giữa cao và thấp 3 Mạch SET/RESET FLIP- FLOP có thể chống nảy cơ khí cho công tắc bởi vì a các điện trở kéo lên của... của nó theo kiểu cao - thấp - cao - thấp Trạng thái đầu ra thay đổi một lần ứng với mỗi một xung clock đầu vào Trạng thái đầu ra thay đổi một lần trong một chu kỳ clock điều đó làm cho tần số đầu ra bằng một nửa tần số clock Các flip-flop JK có thể sử dụng trong cấu hình chính - phụ Một flip-flop chính - phụ cần các xung clock vuông (sườn dương và âm) Các flip-flop JK tiêu chuẩn có thể chuyển mức ở sườn... cực và tạo mã 1111 d ở trạng thái tích cực và tạo mã 0000 3 Kích hoạt đồng thời nhiều đầu vào của bộ mã hóa, mẫu đầu ra BCD của bộ mã hóa: a biểu diễn giá trị đầu vào nhỏ hơn b là tổng của các giá trị số đầu vào c là hiệu của các giá trị đầu vào d biểu diễn giá trị đầu vào lớn hơn 4 Ở bộ mã hóa này, cụm từ 10 vào – 4 ra: a không phù hợp, vì đây là bộ mã hóa BCD b cho thấy 9 kênh đầu vào được giảm xuống... biết đầu ra nào của bộ giải mã ở trạng thái tích cực (đầu ra nào tương ứng với mã BCD đầu vào)? 7 Sử dụng vôn kế hay máy hiện sóng để đo từng đầu ra của mạch giải mã (các điểm đo từ 0 đến 9) Cho biết mức điện áp nào và trạng thái nào của đèn LED chỉ thị đầu ra của bộ giải mã ở trạng thái tích cực? 12 Các cầu nối hai chân Hình 2-9 8 Tại sao các đầu ra từ 1 đến 9 của bộ giải mã không ở trạng thái tích cực . VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG KHOA KỸ THUẬT ĐIỆN TỬ 1 -oo0oo- BÀI THÍ NGHIỆM ĐIỆN TỬ SỐ (Đối tượng: Cao đẳng và Đại học) . D là bit có trọng số lớn nhất (MSB) và A là bit có trọng số nhỏ nhất (LSB). Quá trình giải mã biến đổi từ số BCD thành số thập phân. Trong hình