IV. BÁO CÁO THÍ NGHIỆM
FLIP-FLOP RS MỤC ĐÍCH
MỤC ĐÍCH
Khi hoàn thành bài thực hành này, bạn có thể xác định được nguyên lý hoạt động của cổng nối chéo cấu tạo thành flip-flop RS và tác dụng chống nảy công tắc. Bạn kiểm tra lại kết quả bằng cách đo mức logic tại mỗi pha hoạt động.
THẢO LUẬN
Hình 4-6 mô tả sơ đồ của 1 cổng OR với đầu vào đảo.
Hình 4-6. Cổng OR với đầu vào đảo.
Dấu chấm tròn trong mạch cho biết đầu ra C sẽ cao khi 1 trong 2 đầu vào A hay B ở mức thấp. Bảng trạng thái chứng minh hoạt động của cổng và cho thấy ký hiệu ở hình 4-6 thực tế là một cổng NAND. Cổng NAND có thể phát hiện đầu vào mức cao (cả hai đầu vào phải cao để tạo ra đầu ra thấp) hoặc các đầu vào mức thấp (một trong hai đầu vào thấp sẽ tạo đầu ra ở mức cao). Xem hình 4-7.
Trong thực tế, loại mạch với ký hiệu ngắn gọn này chỉ trạng thái logic (cao hay thấp) tương ứng để tác động đến cổng.
Hình 4-8 mô tả cấu hình một flip-flop với cổng OR có đầu vào đảo (NAND) nối theo kiểu nối chéo hồi tiếp.
Cổng NAND
cả 2 đầu vào cao = đầu ra thấp bất cứđầu vào nào thấp = đầu ra cao
Hình 4-8. Cấu hình cổng để tạo thành flip-flop.
Với mạch ở hình trên, đầu ra C sẽ cao nếu có một đầu vào cổng C ở mức thấp. Đầu ra D sẽ cao nếu có một đầu vào cổng D thấp. Hoạt động mạch này đảm bảo rằng chỉ một đầu ra tại cùng thời điểm ở trạng thái cao.
Các đầu ra C và D là bù của nhau.
Hình 4-9 là một flip-flop có thêm chức năng set/reset và chống nảy công tắc.
Hình 4-9. Flip-flop set/reset (RS).
Khi công tắc đặt ở vị trí SET, Q ở mức cao. Cả hai đầu vào của cổng B cao (Q hồi tiếp và điện trở kéo RB), đầu ra cổng B hay Q thấp.
Q hồi tiếp về cổng A, khoá đầu ra cổng A (Q) ở mức cao. Đường hồi tiếp này giữ cho trạng thái đầu ra cố định khi công tắc di chuyển từ vị trí SET sang vị trí RESET.
Trong khoảng thời gian di chuyển OPEN/OPEN của công tắc, mạch được khoá bởi đường hồi tiếp Q (đầu vào thấp) về cổng A.
Khi công tắc bắt đầu tiếp xúc với cực RESET, đầu vào cổng B về thấp. Đầu vào thấp làm cho đầu ra cổng B (Q) cao. Cả hai đầu vào cổng A cao (hồi tiếp Q và điện trở kéo RA), và đầu ra cổng A (Q) thấp.
Với đầu ra cổng A (Q) thấp, hồi tiếp về cổng B khoá đầu ra cổng B ở mức cao. Mạch này không làm thay đổi trạng thái đầu ra cho tới khi công tắc chuyển về vị trí SET.