IV. BÁO CÁO THÍ NGHIỆM
CHẾ ĐỘ ĐỘNG CỦA FLIP-FLOP JK MỤC ĐÍCH
MỤC ĐÍCH
Khi bạn hoàn thành bài thực hành này, bạn có thể xác định cách một flip-flop T tác động đến tần số của xung clock như thế nào. Bạn kiểm tra lại kết quả bằng cách so sánh dạng sóng đầu vào và đầu ra của flip-flop JK.
THẢO LUẬN
Hình 4-23 minh hoạ dạng xung clock
Trong hình 4-23 (a), một chu kỳ hoàn chỉnh có một sườn dương khởi đầu và theo sau là sườn âm ở điểm giữa của chu kỳ. Giữa các phần đầu/giữa và giữa/cuối của dạng sóng thì mức không đổi.
Trong hình 4-23 (b), các sườn dương và âm của xung clock bị giãn ra. Phần này được gọi là thời gian lên và xuống, nó được đo giữa hai vị trí 10% và 90% của sóng.
Hình 4-23 cho thấy một chu kỳ sóng hoàn chỉnh sẽ có một sườn dương và một sườn âm.
Khi có xung như hình 4-23 (a) tác động tới chân clock của flip-flop T LS76 JK, thì đầu ra thay đổi trạng thái tại mỗi sườn âm của xung clock.
Trong 2 sườn của 1 chu kỳ xung clock hoàn chỉnh chỉ có một sườn âm. Do đó, dạng sóng đầu ra bị chia làm 2. Khả năng chia 2 của flip-flop JK được mô tả trong hình 4-24.
một chu kỳ clock
bắt đầu điểm giữa kết thúc
sườn dương của xung clock tiếp theo
sườn âm sườn dương
Hình 4-24. Hoạt động chia của flip-flop T.
Hình 4-25. Mạch flip-flop T.
Hình 4-25 là các dạng sóng và cấu hình mạch để thực hiện chia 2. Trong cấu hình này, các đầu vào PR và CLR vẫn có tính ưu tiên. Đầu ra Q và Q là đảo của nhau. J và K phải nối đến VCC.
Hoạt động của một flip-flop JK không tin cậy nếu các đầu vào PR và CLR không được cố định ở mức logic cao. 1 chu kỳ 1 chu kỳ 2 chu kỳ đầu vào clock Q(preset) Q 1 chu kỳ
CÁC BƯỚC THỰC HÀNH
1. Bật công tắc nguồn của chân đế. Xác định và nối khối mạch như hình 4-26. Gạt hai công tắc A và B về vị trí UP. Set và reset flip-flop và kiểm tra điều kiện.
2. Đầu vào nào dùng để thiết lập một trạng thái xác định cho flip-flop?
3. Bạn kiểm tra trạng thái set và reset của flip-flop như thế nào?
4. Nối kênh 1 của máy hiện sóng với đầu vào CLK của khối mạch JK. Nối kênh 2 với đầu ra Q. Flip-flop JK có ở trạng thái ổn định không?
5. Sửa đổi mạch bằng cách thêm một dây nối giữa đầu vào CLK của khối mạch flip-flop JK và đầu vào của khối mạch CLOCK.
6. So sánh dạng sóng vào và ra hiển thị trên máy tạo sóng. Mối quan hệ tần số của 2 dạng sóng như thế nào?
Chú ý: Tần số = 1/Chu kỳ (f = 1/T).
7. LED J và K sáng do các công tắc A và B được đặt ở vị trí UP. Tại sao LED CLK, Q và Q
sáng?
8. Kích hoạt đầu vào PR bằng cầu nối hai chân. Cách nối này có ảnh hưởng đến dạng sóng CLK không?
9. Đầu vào PR có ảnh hưởng đến chức năng lật của flip-flop không? Nếu có thì ảnh hưởng như thế nào?
10. Đặt flip-flop về trạng thái reset, dạng sóng vào CLK có bị ảnh hưởng không?
11. Chức năng lật của flip-flop có bị ảnh hưởng không? Nếu có ảnh hưởng như thế nào? 12. LED Q có sáng khi flip-flop được set và LED Q có sáng khi được reset không?
13. Theo quan sát của bạn, các đèn LED có thể sử dụng để xác định trạng thái hoạt động của flip- flop không?
14. Hở mạch cả PR và CLR. Gạt công tắc B về vị trí DOWN. Dạng sóng CLK có bị ảnh hưởng không?
15. Tại sao đầu ra không đảo trạng thái?
Chú ý: Quan sát đầu ra Q ở kênh 2.
16. Gạt công tắc A về vị trí DOWN và công tắc B lên vị trí UP. Flip-flop được set hay reset? Tại
KẾT LUẬN
1. Các đầu vào PR và CLR ưu tiên hơn đầu vào CLK.
2. Khi tất cả các đầu vào đặt ở mức cao (trừ đầu CLR) thì flip-flop ở chế độ lật. 3. Các mạch LED có thể sử dụng để chỉ thị hoạt động của mạch.
4. Đầu ra của flip-flop chia đôi tần số clock.
5. Với các điều kiện đầu vào set hoặc reset J/K đúng, thì trạng thái ra không thay đổi trừ khi J và K đảo nhau.
CÂU HỎI ÔN TẬP
1. Đầu vào PR của mạch:
a. ưu tiên hơn đầu vào CLR.
b. không được ưu tiên bằng đầu vào CLR trừ khi nó ở trạng thái tĩnh. c. phải ở mức thấp để có chức năng lật.
d. phải thả nổi để có chức năng lật. 2. Một cấu hình flip-flop với chức năng lật
a. thay đổi trạng thái đầu ra 2 lần trong 1 chu kỳ CLK hoàn chỉnh. b. thay đổi trạng thái đầu ra 1 lần trong 1 chu kỳ CLK hoàn chỉnh. c. thay đổi trạng thái đầu ra với mỗi sườn chuyển đổi của CLK. d. đạt cả Q và Q cùng pha.
3. Sơ đồ mạch hình 4-27
a. không thể hoạt động vì đầu vào PR và CLR không xác định.
b. chia đầu vào clock và lật đầu ra. c. được reset và không lật.
d. được set và không lật.
BÀI 5