IV. BÁO CÁO THÍ NGHIỆM
FLIP – FLOP LOẠ ID MỤC ĐÍCH
MỤC ĐÍCH
Hoàn thành bài này bạn sẽ có thể xác định được đặc tính hoạt động của Flip-flop D. Bạn xác định kết quả của bạn bằng việc đo mức mạch tại mỗi pha hoạt động.
THẢO LUẬN
Flip-flop D cần ít nhất hai đầu vào: một đầu vào dữ liệu (cao hay thấp) và một đầu vào xung clock. Đầu vào dữ liệu phải ổn định trước khi flip-flop được cấp xung nhịp. Khi cấp nhịp cho flip-flop sẽ cập nhật trạng thái đầu ra mạch.
Khi một flip-flop D đã được cấp xung nhịp, thì dữ liệu đầu vào thay đổi sẽ không ảnh hưởng đến đầu ra của mạch cho tới khi flip-flop được cấp xung nhịp tiếp theo.
Flip-flop D có thể được dùng làm các thanh ghi lưu trữ các bit dữ liệu.
Hình 4-14 là flip-flop D điển hình và kích khởi tại sườn âm có các đầu vào preset (PR) và clear (CLR). Trong các mạch thực tế, các đầu vào PR và CLR được nối tới Vcc thông qua điện trở pull-up.
Đầu vào PR ở mức thấp sẽ set cho flip-flop (Q = cao). Đầu vào CLR ở mức thấp sẽ
reset flip-flop (Q = thấp). Các đầu vào PR và CLR có mức ưu tiên hơn xung clock của flip-flop. Nếu một trong hai đầu vào này vẫn giữ ở trạng thái thấp (được kích hoạt), flip-flop bị khoá ở trạng thái set hoặc reset.
Các đầu ra của flip-flop thay đổi tại sườn âm của xung clock. Q trễ so với đầu vào dữ liệu D. Q và Q bù nhau.
Bảng 4-1 là bảng trạng thái của flip-flop trong hình 4-14.
Bảng 4-1.
ĐẦU VÀO ĐẦU RA
Preset (PR) Clear (CLR) Clock (CLK) D Q Q L H X X H L H L X X L H L L X X ? ? H H ↓ H H L H H ↓ L L H H H L X Q Q (sườn âm) điều khiển set điều khiển reset các đầu ra dữ liệu sườn âm Hình 4-14. Flip-flop loại D.
CÁC BƯỚC THỰC HÀNH
1. Bật công tắc nguồn của chân đế. Xác định vị trí và nối các khối mạch như hình 4-15. Không kích hoạt các đầu vào PR và CLR của Flip-flop D. Gạt công tắc A ở vị trí DOWN. Kích hoạt chức năng SET của khối mạch SET/RESET FLIP-FLOP.
Chú ý: Trong các bước thực hành sau, kiểm tra xem các đầu ra luôn là đảo của nhau.
Hình 4-15.
2. Nêu ảnh hưởng của việc kích hoạt đầu vào PR tới đầu ra?
3. Kích hoạt đầu vào PR bằng cách chèn 1 cầu nối hai chân vào. Đầu ra của mạch có hoạt động giống như bước 2?
4. Nêu ảnh hưởng của việc kích hoạt đầu vào CLR tới đầu ra?
5. Kích hoạt đầu vào CLR bằng cách chèn 1 cầu nối hai chân đã sử dụng trong bước 3. Đầu ra mạch có hoạt động giống như bước 4?
6. Các trạng thái đầu ra của flip-flop D có đảo nhau không?
7. Tháo cầu nối hai chân khỏi khối mạch RS FLIP-FLOP. Gạt công tắc lật A lên và xuống nhiều lần trong khi bạn quan sát đầu ra Q của flip-flop D. Trạng thái đầu ra có thay đổi không? Tại sao?
8. Gạt công tắc A về vị trí DOWN. Kích hoạt tạm thời PR (lắp rồi tháo cầu nối hai chân khỏi vị trí PRESET) của flip-flop D. Theo các điều kiện của mạch bạn đã khởi tạo, điều gì xảy ra sau sườn dương của xung CLK?
11. Kích hoạt đầu vào S của SET/RESET FLIP-FLOP (tháo cầu nối hai chân khỏi vị trí R và lắp lại vào vị trí S). Trạng thái đầu ra của flip-flop D có thay đổi không? Tại sao?
12. Khi bạn quan sát đầu ra flip-flop D, lặp lại quá trình di chuyển cầu nối từ S-đến-R-đến-S trên khối mạch SET/RESET FLIP-FLOP (để tạo một xung clock cho flip-flop D). Trạng thái đầu ra của flip-flop D có thay đổi không? Tại sao?
13. Gạt công tắc lật A về vị trí UP. Quan sát lại đầu ra flip-flop D khi bạn tạo ra một chu kỳ xung clock mới. Trạng thái đầu ra của flip-flop D có thay đổi không? Tại sao?
14. Thay đổi mạch điện bằng cách nối đầu vào CLK (clock) của khối mạch D FLIP-FLOP tới khối mạch CLOCK. Dùng máy hiện sóng để quan sát đầu ra flip-flop D.
15. Các đầu ra của mạch có thay đổi không nếu đầu vào D vẫn giữ trạng thái cũ? 16. Các đầu ra cả mạch có thay đổi không sau khi trạng thái đầu vào D bị thay đổi?
17. Các đầu ra của mạch có phản ánh dạng sóng xung của mạch CLOCK không, hay chúng giống với mức trạng thái ổn định ở đầu vào D? (adsbygoogle = window.adsbygoogle || []).push({});
18. Đầu ra nào của flip-flop D giống với mức trạng thái đầu vào D?
19. Kích hoạt đầu vào PR, gạt công tắc lật A lên xuống vài lần. Quan sát trên máy hiện sóng. Sau đó làm tương tự với đầu vào CLR. Các đầu vào PR và CLR có mức ưu tiên hơn xung clock của flip-flop D không?
20. Dựa vào những gì quan sát, có thể dùng các đầu vào PR và CLR của flip-flop D để thiết lập trạng thái trigơ trước khi các đầu vào dữ liệu và clock được dùng không?
KẾT LUẬN
1. Các flip-flop loại D có một đầu vào dữ liệu (D) và một đầu vào CLK. 2. Đầu vào PR được dùng để SET Q lên trạng thái cao.
3. Đầu vào CLR được dùng để RESET Q về trạng thái thấp.
4. Trạng thái đầu vào tại D không chuyển tới đầu ra Q cho tới khi flip-flop được cấp xung nhịp. 5. Các flip-flop có thể là linh kiện kích bằng sườn.
6. Khi set hoặc reset, trạng thái đầu ra flip-flop không thay đổi trừ khi trạng thái đầu vào dữ liệu, PR, hoặc CLR thay đổi trạng thái.
7. Linh kiện kích khởi bằng sườn âm thay đổi trạng thái đầu ra của nó tại sườn chuyển đổi từ mức cao xuống thấp của tín hiệu clock.
8. Flip-flop loại D có thể được cấu hình để hoạt động như flip-flop RS nối chéo.
CÂU HỎI ÔN TẬP
1. Một flip- Flop D
a. Cho qua tức thì tất cả các thay đổi trạng thái dữ liệu đầu vào tới đầu ra của nó b. không phản ứng với sự thay đổi dữ liệu đầu vào đến khi được cấp xung nhịp c. phải được kích để nhận các đầu vào PR và CLR.
d. không thể dùng làm flip-flop RS. 2. Đầu ra Q của flip-flop D
a. theo trạng thái của đầu vào PR. b. theo trạng thái của đầu vào CLR. c. theo trạng thái của đầu vào D.