Phương pháp điều chế độ rộng xung Sin cải tiến cho nghịch lưu hình T ba bậc để giảm tổng độ méo dạng sóng hài

Trong bài viết này, một phương pháp điều chế độ rộng xung sin cải tiến (MSPWM) cho nghịch lưu hình T tăng áp tựa khóa chuyển mạch ba bậc (TL-qSBT2 I) để giảm tổng độ méo dạng sóng hài (THD) cũng như chỉ số điều chế cao được trình bày.

Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 64 (06/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh 57 PHƯƠNG PHÁP ĐIỀU CHẾ ĐỘ RỘNG XUNG SIN CẢI TIẾN CHO NGHỊCH LƯU HÌNH T BA BẬC ĐỂ GIẢM TỔNG ĐỘ MÉO DẠNG SÓNG HÀI MODIFIED SINE PULSE WIDTH MODULATION STRATEGY FOR THREE LEVEL T-TYPE INVERTER TO REDUCE TOTAL HARMONIC DISTORTION Đỗ Đức Trí1, Vy Văn Vũ2, Đồn Anh Tuấn3, Trương Đình Nhơn1, Nguyễn Duy Thảo1, Hồ Anh Khoa1 Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh, Việt Nam Cơng ty truyền tải điện 3-truyền tải điện Ninh thuận, Việt Nam Đại học Đà Nẵng, Việt Nam Ngày soạn nhận 01/12/2020, ngày phản biện đánh giá 13/01/2021, ngày chấp nhận đăng 22/01/2021 TÓM TẮT Trong báo này, phương pháp điều chế độ rộng xung sin cải tiến (MSPWM) cho nghịch lưu hình T tăng áp tựa khóa chuyển mạch ba bậc (TL-qSBT2I) để giảm tổng độ méo dạng sóng hài (THD) số điều chế cao trình bày Trạng thái ngắn mạch nửa (UST) ngắn mạch nửa (LST) đề xuất để điều khiển Phương pháp điều chế độ rộng xung sin cải tiến khơng tăng áp mà cịn cải thiện chất lượng điện áp đầu so với phương pháp điều chế độ rộng xung thơng thường Ngồi ra, để giảm độ gợn dòng điện cuộn dây ngõ vào cách sử dụng hai sóng mang tần số cao vcar1 vcar2, vcar2 tạo cách dịch pha 900 từ vcar1 Để chứng minh nguyên lý hoạt động TL-qSBT2I, kết mô trình bày báo Từ khóa: Nghịch lưu đa bậc; nguồn Z; Tăng áp tựa khóa chuyển mạch; Nghịch lưu hình T; tổng độ méo dạng sóng hài ABSTRACT In this paper, a modified sine pulse-width modulation (MSPWM) scheme for the threelevel quasi-switched boost T-type inverter (TL-qSBT2I) to reduce total harmonic distortion (THD) as well as high modulation index are presented The Up shoot through (UST) and Low shoot through (LST) states are proposed to control The modified sine pulse-width modulation (MSPWM) scheme not only boost but also improve output voltage quality as compared to the conventional sine pulse-width modulation method in addition, to reducing the current ripple of inductor input by using two high-frequency carrier vcar1 and vcar2, where vcar2 is generated by shifting vcar1 through 90° To verify the operating principle of the TL-qSBT2I, simulation results have presented in this paper Keywords: Multilevel inverter; Z Source; Quasi Switch Boost; T-Type inverter; total harmonic distortion GIỚI THIỆU Trong năm gần đây, nghịch lưu nguồn áp (Voltage source invertersVSIs) đóng vai trị quan trọng hệ thống phân phối công suất chúng chuyển đổi nguồn cơng suất DC thành nguồn công suất AC để kết nối lưới VSIs đa bậc có nhiều ưu điểm chất lượng điện tốt, yêu cầu lọc đầu nhỏ, điện áp đặt khóa bán dẫn thấp, điện áp công suất cao nhiễu điện từ (EMI) thấp 58 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 64 (06/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh [1], [2] VSIs ba bậc thường sử dụng rộng rãi công nghiệp hệ thống phân phối công suất, động AC, xe điện lai, hệ thống lượng tái tạo (PV), nguồn cung cấp liên tục (UPS) hệ thống bù StatCom [3]-[5] Trong thực tế, VSIs thông thường cung cấp chuyển đổi cơng suất giảm áp điện áp cực đại đầu AC cao điện áp nguồn DC, điều gây khó khăn cho ứng dụng hệ thống lượng tái tạo, nơi mà điện áp đầu vào thấp cần chuyển đổi thành điện áp đầu AC mong muốn Theo số báo [6], [7] chuyển đổi DC-DC sử dụng để tăng điện áp đầu vào (cho chuyển đổi DCAC) Tuy nhiên, nghịch lưu tăng áp [6]-[7] cung cấp chuyển đổi công suất hai chặng mà việc chuyển đổi khó cho việc điều khiển độc lập hai biến đổi Mặt khác, trạng thái ngắn mạch (Short Through-ST) việc mà hai khóa cơng suất nhánh pha (phía nghịch lưu) dẫn thời gian không cho phép nghịch lưu tăng áp hai chặng ngun nhân gây nên ngắn mạch điện áp DC-link (đầu chuyển đổi DC-DC) phá hủy thiết bị Nghịch lưu nguồn Z (ZSIs) trình bày năm 2002-2003 F Z Peng [8], [9] nhằm khắc phục nhược điểm nghịch lưu thông thường Tuy nhiên, mạng nguồn Z mạng qZS sử dụng nhiều phần tử thụ động làm cho kích thước, trọng lượng chi phí thiết bị gia tăng Gần đây, nhiều nhà nghiên cứu phát triển nghịch lưu tăng áp tựa khóa chuyển mạch (quasi-switched boost qSBIs) đề xuất [10], [11] để thay thế, chúng sử dụng phần tử thụ động mà giữ tính như: chịu đựng ngắn mạch, chuyển đổi cơng suất chặng có khả hoạt động tăng, giảm áp Tuy nhiên, mạng nguồn Z mạng qZS sử dụng nhiều phần tử thụ động làm cho kích thước, trọng lượng chi phí thiết bị gia tăng Gần đây, nhiều nhà nghiên cứu phát triển nghịch lưu quasiswitched boost (qSBIs) đề xuất [12], [13] để thay thế, chúng sử dụng phần tử thụ động mà giữ tính như: chịu đựng ngắn mạch, chuyển đổi cơng suất chặng có khả hoạt động tăng, giảm áp So sánh với [10], [11] nghịch lưu trình bày [12], [13] có nhiều hai khóa tích cực giảm phần lớn phần tử thụ động Trong báo “Space Vector Modulation Strategy for Three-Level Quasi-Switched Boost T-Type Inverter” [14], trình bày kỹ thuật điều chế SVPWM để giảm THD cải thiện độ lợi điện áp so với [13] Tuy nhiên, điện áp common mode (CMV) cao Trong báo này, kỹ thuật điều chế độ rộng xung cải tiến nhằm cung cấp số lợi kể đến như: cải thiện chất lượng điện áp đầu (THD) cách đáng kể, giảm số lần chuyển mạch mạch nghịch lưu, tăng cường độ lợi điện áp Phân tích trạng thái ổn định, giải thích nguyên lý hoạt động kỹ thuật điều chế độ rộng xung cải tiến cho 3L QSBT2I phân tích kiểm chứng thơng qua mơ phần mềm PSIM CẤU HÌNH NGHỊCH LƯU BA BẬC HÌNH T TỰA KHÓA CHUYỂN MẠCH D1 P T1 L C1 D2 S3a O Vdc D3 S1a S1c S1b S2a S2b S3b C2 S3c TẢI S2c T2 D4 N S4a S4b S4c Hình Cấu trúc ba bậc qSBT2I Nghịch lưu hình T tăng áp tựa khóa chuyển mạch ba bậc (3L qSBT2I) kết hợp hai phần mạng nguồn kháng (qSB) nghịch lưu bậc hình T Mạng qSB gồm có cuộn cảm (L), tụ điện (C1, C2) diode (D1, D2, D3, D4) Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 64 (06/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh hai khóa cơng suất T1, T2 chúng ghép với để tạo điểm (O) Điểm hai đầu mạng qSB (P, N) cung cấp lượng cho mạch nghịch lưu bậc hình T gồm nhánh (pha a, b, c), nhánh gồm IGBT Trong đó, khóa hai chiều cấu tạo IGBT mắc ngược chiều trình bày Hình Với cấu trúc bậc, nghịch lưu hình T có khả tạo cấp điện áp đầu cách kích đóng khóa S1x (x = a, b, c) điện áp VXO đạt giá trị +VC Điện áp VXO đạt giá trị khóa S2x, S3x kích đóng Tương tự, điện áp VXO đạt giá trị –VC cách kích đóng S4x 2.1 Ngun lý hoạt động D1 L T1 iL D2 O D3 C2 T2 D4 Vdc +Vc L iL C1 Vdc -Vc T1 D1 D2 O D3 C1 T2 D4 (a) L iL Vdc T1 D1 D2 O D3 C1 T2 D4 L iL Vdc C2 T1 T2 -Vc +Vc L iL Vdc -Vc T1 D1 D2 O D3 C1 T2 +Vc D1N L iL Vdc -Vc T1 D1 D2 O D3 C1 T2 (e) thống đại diện nguồn dịng Hình 2(a) Điện áp đặt cuộn dây L biểu diễn sau: VL  Vdc  VC1 -Vc +Vc C2 D4 (f) Hình Nguyên lý hoạt động 3L qSBT2I (a) trạng thái NST1, (b) trạng thái NST2, (c) trạng thái NST3, (d) trạng thái NST4, (e) (f) trạng thái ngắn mạch nửa ngắn mạch nửa Mạng 3L qSBT2I có hai trạng thái chuyển mạch “Khơng ngắn mạch (NST)” “Ngắn mạch (ST)” Hình trình bày trạng thái hoạt động 3L qSBT2I 2.1.1 Trạng thái không ngắn mạch Trạng thái NST 1: (t2 đến t3 t4 đến t5 Hình 3) khóa T1 kích đóng khóa T2 kích ngắt biểu diễn Hình 2(a) Kết diode D1 phân cực ngược Trong diode D2, D3, D4 phân cực thuận Năng lượng tích trữ cuộn dây L nguồn điện đầu vào Vdc nạp cho tụ điện C2, tụ điện C1 xả lượng Mạch nghịch lưu làm việc mạch nghịch lưu hình T truyền (1) Trạng thái NST 2: (t8 đến t9 t10 đến t11 Hình 3) khóa T1 kích ngắt khóa T2 kích đóng biểu diễn Hình 2(b) Kết diode D4 phân cực ngược Trong diode D1, D2, D3 phân cực thuận Năng lượng tích trữ cuộn dây L nguồn điện đầu vào Vdc nạp cho tụ điện C1, tụ điện C2 xả lượng Phía nghịch lưu đại diện nguồn dịng Hình 2(b) Điện áp đặt cuộn dây L biểu diễn sau: VL  Vdc  VC2 (c) C2 D4 D1P D2P CP O D2N CN (b) C2 (d) +Vc 59 (2) Trạng thái NST 3: (t1 đến t2, t5 đến t6, t7 đến t8 t11 đến t12 Hình 3) khóa T1 T2 kích ngắt biểu diễn Hình 2(c) Kết diode D1, D2, D3 D4 phân cực thuận Năng lượng tích trữ cuộn dây L nguồn điện đầu vào Vdc nạp cho tụ điện C1 C2 Phía nghịch lưu đại diện nguồn dịng Hình 2(c) Điện áp đặt cuộn dây L biểu diễn sau: VL  Vdc  VC1  VC2 (3) Trạng thái NST 4: (t3 đến t4 t9 đến t10 Hình 3) khóa T1 T2 kích đóng đồng thời, biểu diễn Hình 2(d) Kết diode D1 D4 phân cực ngược diode D2 D3 phân cực thuận Năng lượng nguồn cung cấp nạp cho cuộn dây L Năng lượng tích trữ tụ điện C1 C2 cung cấp lượng cho mạch nghịch lưu Phía nghịch lưu đại diện nguồn dịng Hình 2(d) Điện áp đặt cuộn dây L biểu diễn sau: VL  Vdc (4) 2.1.2 Trạng thái ngắn mạch Khác với giải thuật trình bày [13], giải thuật đề nghị không sử dụng trạng thái ST để tăng cường điện áp DC-link (VPN) 60 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 64 (06/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh Thay vào đó, giải thuật đề nghị sử dụng trạng thái ngắn mạch (UST) ngắn mạch (LST) để đảm bảo hệ số tăng áp chuyển đổi Lưu ý để không gây méo dạng điện áp đầu nghịch lưu giá trị Vst không nhỏ giá trị đỉnh điện áp tham chiếu Vx (x = a, b, c) Giá trị lớn điện áp tham chiếu xác định số điều chế M Dựa vào giản đồ xung Hình 3, xác định mối liên hệ hệ số ngắn mạch (D0) số điều chế M sau: D0  M 1 (5) Khi đó, giá trị tín hiệu Vst Vstn xác định sau: D0  Vst    V  D0  stn trạng thái điện áp liệt kê: O P Khơng tính tổng qt, giả sử mạch hoạt động trạng thái [OOP] (LST) Khi đó, khóa Sa2, Sb2 Sc1 kích đóng cách đồng thời Nhằm đảm bảo khả tăng áp chuyển đổi, khóa bán dẫn Sx3 pha hoạt động trạng thái O (Sa3, Sb3) kích đóng lúc với khóa T1 Trong tụ điện C2 cách ly khỏi mạch cơng suất tụ điện C1 đảm bảo trạng thái P pha C, diode D2 D4 phân cực thuận diode D1 D3 phân cực ngược Cuộn dây L tích trữ lượng cung cấp nguồn DC đầu vào mô tả Hình 2(f) Điện áp đặt cuộn dây tăng áp tính tốn tương tự phương trình (4) 2.2 Phân tích trạng thái ổn định (6) Với điều kiện mơ tả phương trình (5) (6), thấy rằng, khoảng thời gian t0 ÷ t1 t12 ÷ t13, giá trị tức thời tín hiệu tham chiếu khơng lớn tín hiệu sóng mang Vcarr2 Do đó, pha mạch nghịch lưu tạo hai trạng thái điện áp liệt kê: O N Khơng tính tổng qt, giả sử mạch hoạt động trạng thái [OON] (UST) Khi đó, khóa Sa2, Sb2 Sc3 kích đóng cách đồng thời Nhằm đảm bảo khả tăng áp chuyển đổi, khóa bán dẫn Sx1 pha hoạt động trạng thái O (Sa1, Sb1) kích đóng lúc với khóa T2 Trong tụ điện C1 cách ly khỏi mạch công suất tụ điện C2 đảm bảo trạng thái N pha C, diode D1 D3 phân cực thuận diode D2 D4 phân cực ngược Cuộn dây L tích trữ lượng cung cấp nguồn DC đầu vào mô tả Hình 2(e) Điện áp đặt cuộn dây tăng áp tính tốn tương tự phương trình (3) phương trình (4) Tương tự trạng thái UST, khoảng thời gian t6 ÷ t7, pha mạch nghịch lưu tạo hai Thời gian tác dụng trạng thái NST4 ST (gồm có UST LST) chu kỳ sóng mang D0T Trong trạng thái NST1 NST2 tạo khoảng thời gian dT/2 Có thể xác định thời gian tồn trạng thái NST3 (1 – D0 – d)T Mối liên hệ hệ số d tỉ số ngắn mạch D0 biểu diễn sau: D0  d   D0 (7) Với d chu kỳ ngắn mạch mạng nguồn kháng, D0 chu kỳ ngắn mạch nghịch lưu hình T Với giả thuyết điện dung tụ điện đủ lớn để điện áp đặt tụ xem số, áp dụng tính chất cân điện áp cuộn dây, xác định điện áp DClink 3L-qSBT2I sau: VPN  2VC  2Vdc  3D0  d (8) Khi đó, giá trị hiệu dụng điện áp đầu tải xác định sau: Vx , RMS  M VC M Vdc  2  3D0  d (9) Với M số điều chế phần nghịch lưu Ở hình vcon1 vcon2 hai số điện áp điều khiển cho hai khóa T1 T2 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 64 (06/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh mạng nguồn kháng Vst vstn hai số điện áp điều khiển cho khóa T1 T2 mạng nguồn kháng khóa S1x đến S4x (x = a, b, c) vcar1, vcar2 hai sóng mang tần số cao, vcar90 sóng mang dịch 900 so với sóng mang chuẩn vcar1, vcar2, ΔIL độ gợn dòng điện cuộn dây tăng áp KẾT QUẢ MƠ PHỎNG Nhóm nghiên cứu tiến hành mô hỗ trợ phần mềm PSIM với thông số sau: Bảng Các thông số mô thực nghiệm nghịch lưu: Thông số thành phần 900 Vcar2 Vcar90 Vst Va Vcon1 Vstn t Vcar1 -1 ΔIL t D0 T/2 T1 t T2 t dT/2 0 ST t S1a t LST Vg 150 V Điện áp đầu Vo 220V Tần số đầu fo 50 Hz Tần số sóng mang fs kHz Tỉ số ngắn mạch D0 0.299 Tỉ số điều chế M 0.85 Điện cảm L 3mH Tụ điện C2 = C3 2200 F Mạch lọc LC Lf and Cf mH 10 F Tải trở Rt 40 Ω S2a/S3a t LST LST S4a t LST t0 t1 t2 t3 t4 t5 t6 t7 t8 (a) t9 t10 Giá trị Điện áp đầu vào Vcon2 61 t11 t12 t13 900 Vcar2 Vcar90 Vst Vcon1 Vcon2 Vstn t Vcar1 Va -1 ΔIL t D0 T/2 T1 t T2 t dT/2 ST t UST S1a t UST S2a/S3a t S4a t t0 t1 t2 t3 t4 t5 t6 t7 t8 (b) t9 t10 t11 t12 t13 Hình Phương pháp điều khiển SVPWM cho pha A Hình Kết mơ dạng sóng điện áp DC-link (VPN), điện áp tụ (VC1 VC2), dòng điện đầu vào (IL), điện áp đầu vào (Vdc) Với điện áp đầu vào 150V, tỉ số ngắn mạch 0.3, số d tính tốn 0.85 để đảm bảo điện áp tải có giá trị hiệu dụng 225VRMS Kết là, hai tụ điện C1 C2 có điện áp 365.6V 62 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 64 (06/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh 365.8V mơ tả Hình Vì giải thuật đề nghị sử dụng hai trạng thái UST LST để tăng cường điện áp DC-link, nên điện áp DC-link có hai giá trị suốt q trình hoạt động Đó 365V (bằng với điện áp tụ điện, xuất trạng thái UST/LST tạo ra) 731V (xuất trạng thái NST) thể Hình Với việc sử dụng tải điện trở có giá trị 40Ω đầu ra, dịng điện đầu vào có giá trị trung bình 24.28A đo lường phần mềm PSIM tăng trưởng dịng điện qua cuộn dây Ngồi ra, cuộn dây LB nạp lượng trạng thái hai khóa T1 T2 dẫn đồng thời – thể việc phân cực ngược hai diode D1 D4 Hình Do tần số sóng mang sử dụng kHz nên tần số hoạt động cuộn dây tăng áp 20 kHz Điều giúp làm giảm kích thước cuộn dây mơ hình thực tế Hình Kết mơ dạng sóng điện áp cực (VAO), điện áp tải pha (VA, VB, VC), dòng điện tải pha (IA, IB, IC) Hình Kết mơ dạng sóng điện áp DC-link (VPN), điện áp diode (VD1 VD4), dịng điện qua cuộn dây (IL) Hình mơ tả kết mơ dạng sóng điện áp DC-link (VPN), điện áp diode (VD1 VD4), dòng điện qua cuộn dây (IL) Có thể thấy điện áp DC-link có hai giá trị 365V 731V Điện áp 365V DC-link kết việc sử dụng trạng thái UST LST trình hoạt động chuyển đổi Do trạng thái UST tạo cách kích đóng khóa phía nghịch lưu kết hợp với khóa T2 nên trạng thái điện áp diode D4 có giá trị âm – diode D4 phân cực ngược, biểu diễn Hình Tương tự, trạng thái LST tạo điện áp diode D1 có giá trị âm – diode D1 phân cực ngược T1 kích đóng Trong hai trạng thái cuộn dây LB nạp lượng thể Hình mơ tả kết mơ dạng sóng điện áp cực (VAO), điện áp tải pha (VA, VB, VC), dịng điện tải pha (IA, IB, IC) Vì điện áp hai tụ điện xấp xỉ có giá trị 365V nên điện áp cực (VAO) có giá trị suốt q trình hoạt động – là: 365V, 0V 365V biểu diễn Hình Vì sử dụng số điều chế có giá trị 0.85 nên điện áp tải đo 225VRMS dịng điện tải có giá trị 5.625ARMS biểu diễn Hình Hình Kết mơ dạng sóng điện áp pha (VAG), điện áp dây (VAB) Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 64 (06/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh Hình trình bày kết mơ dạng sóng điện áp pha (VAG), điện áp dây (VAB) 63 87.6% 87.59% áp dụng giải thuật đề xuất [13] Điều cho thấy hiệu chất lượng điện áp đầu giải thuật đề nghị KẾT LUẬN Bài báo trình bày mạng nguồn kháng qSB kết nối với nghịch lưu ba bậc hình T Bên cạnh tính tăng, giảm áp (Buck-Boost) đa bậc Với giải thuật trình bày, cấu hình cịn giảm THD tăng độ lợi Hình Kết mô giá trị THD điện áp pha điện áp dây (a) phương pháp đề nghị Hình trình bày kết mơ giá trị THD hai giải thuật: giải thuật đề nghị Hình 8(a )và giải thuật trình bày cơng trình [13] Hình 8(b) Có thể thấy với giải thuật đề nghị giá trị THD điện áp pha đầu điện áp dây đầu 40.77% 40.77% Trong giá trị THD điện áp pha đầu điện áp dây đầu Nguyên lý hoạt động kết mơ cho cấu hình 3L qSBT2I phân tích phù hợp với sở lý thuyết Cấu hình giải thuật cho 3L qSBT2I phù hợp với ứng dụng công suất trung bình nhỏ như: hệ thống PV, pin nhiên liệu động LỜI CẢM ƠN Bài báo thực phịng thí nghiệm điện tử cơng suất nâng cao D405 với hổ trợ dự án CT.2019.04.03 Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh TÀI LIỆU THAM KHẢO [1] [2] [3] [4] [5] [6] M Schweizer; and J W Kolar “Design and implementation of a highly efficient threelevel T-type converter for low-voltage applications,” IEEE Trans Power Electron., vol 28, no 2, pp 899-907, Feb 2013 J Pereda and J Dixon, “Cascaded multilevel converters: optimal asymmetries and floating capacitor control,” IEEE Trans Ind Electron., vol 60, no.11, pp 4784-4793, Nov 2013 Y Elthokaby; L Elshafei; N A Rahim; E S Finite, “Control Set Model-Predictive Control for Single Phase Voltage-Source UPS Inverters,” In Proceedings of the 2016 Eighteenth International Middle East Power Systems Conference (MEPCON), Cairo, Egypt, 27–29 December 2016 A K Yadav; K Gopakumar; R K Raj; L Umanand; K Matsuse; H Kubota “Instantaneous Balancing of Neutral Point Voltages for Stacked DC-link Capacitors of Multilevel Inverter for Dual Inverter fed Induction Motor Drives,” IEEE Trans Power Electron 2019, 34, 2505–2514 Q Huang; A Q Huang; R Yu; P Liu; W Yu “High-Efficiency and High- Density Single-Phase Dual-Mode Cascaded Buck-Boost Multilevel Transformerless PV Inverter with GaN AC Switches,” IEEE Trans Power Electron 2019, 34, 7474–7488 R Krishna; D E Soman1; S K Kottayil; and M Leijon “Pulse delay control for capacitor voltage balancing in a three-level boost neutral point clamped inverter,” IET Power Electron., vol 8, no 2, pp 268–277, 2015 64 [7] [8] [9] [10] [11] [12] [13] [14] Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 64 (06/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh D Panfilov; O Husev; F Blaabjerg; J Zakis; and K Khandakji “Comparison of threephase three-level voltage source inverter with intermediate dc-dc boost converter and quasi-Z-source inverter,” IET Power Electron., vol 9, no 6, pp 1238-1248, Jun 2016 F Z Peng, "Z-source inverter," IEEE Transactions on Industry Applications, vol 39, pp 504-510, 2003 T Li; Q Cheng “A comparative study of Z-source inverter and enhanced topologies,” CES Trans Electr Mach Syst 2018, 2, 284–288 Ch Qin; Ch Zhang; A Chen; X Xing; and G Zhang, “A Space Vector Modulation Scheme of Quasi-Z-Source Three-Level T-Type Inverter for Common-Mode Voltage Reduction,” IEEE Transactions on Power Electronics, Vol 65, No 10, pp 8340-8350, Oct 2018 V F Pires; A Cordeiro; D Foioto; J F Martins “Quasi-Z-Source Inverter with a TType Converter in Normal and Failure Mode,” IEEE Trans Power Electron 2016, 31, 7462–7470 M Sahoo; S Keerthipati “A Three Level LC-Switching Based Voltage Boost NPC Inverter,” IEEE Transactions on Industrial Electronics., Vol 64, no 4, pp 2876 - 2883, 06 December 2016 Duc-Tri Do, Minh-Khai Nguyen, “Three-Level Quasi-Switched Boost T-Type Inverter: Analysis, PWM Control, and Verification,” IEEE Transactions on industrial electronics, Vol 65, No 10, October 2018 D-T Do, M-K Nguyen, T-H Quach, V-Th Tran, C-B Le, K-W Lee; G-B Cho, “Space Vector Modulation Strategy for Three-Level Quasi-Switched Boost T-Type Inverter,” IEEE 4th Southern Power Electronics Conference, pp 1–5, Feb 2019 Tác giả chịu trách nhiệm viết: Đỗ Đức Trí Trường Đại học Sư phạm Kỹ thuật Tp.HCM Email: tridd@hcmute.edu.vn ... LST S4a t LST t0 t1 t2 t3 t4 t5 t6 t7 t8 (a) t9 t1 0 Giá trị Điện áp đầu vào Vcon2 61 t1 1 t1 2 t1 3 900 Vcar2 Vcar90 Vst Vcon1 Vcon2 Vstn t Vcar1 Va -1 ΔIL t D0 T/ 2 T1 t T2 t dT/2 ST t UST S1a t. .. t UST S1a t UST S2a/S3a t S4a t t0 t1 t2 t3 t4 t5 t6 t7 t8 (b) t9 t1 0 t1 1 t1 2 t1 3 Hình Phương pháp điều khiển SVPWM cho pha A Hình K? ?t mơ dạng sóng điện áp DC-link (VPN), điện áp t? ?? (VC1 VC2),... (3) phương trình (4) T? ?ơng t? ?? trạng thái UST, khoảng thời gian t6 ÷ t7 , pha mạch nghịch lưu t? ??o hai Thời gian t? ?c dụng trạng thái NST4 ST (gồm có UST LST) chu kỳ sóng mang D 0T Trong trạng thái