ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA X X NGUYỄN VĂN TÂN TỐI ƯU HÓA VI MẠCH HAI LỚP VỚI CÁC PHƯƠNG PHÁP DÀNH CHO BÀI TOÁN SET COVERING Chuyên ngành: Khoa học Máy tính LUẬN VĂN THẠC SĨ TP HỒ CHÍ MINH, THÁNG 11 NĂM 2007 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering ĐẠI HỌC QUỐC GIA TP HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA X W CỘNG HOÀ XÃ HỘI CHỦ NGHIÃ VIỆT NAM Độc Lập - Tự Do - Hạnh Phúc XW Tp Hồ Chí Minh, ngày 05 tháng 11 năm 2007 NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên : Nguyễn Văn Tân Giới tính : Nam ;/ Nữ Ngày, tháng, năm sinh : 18 - 05 - 1971 Nơi sinh : Khánh Hòa Chuyên ngành : Khoa học Máy tính Khoá : 2005 - 2007 1- TÊN ĐỀ TÀI : TỐI ƯU HÓA VI MẠCH HAI LỚP VỚI CÁC PHƯƠNG PHÁP DÀNH CHO BÀI TOÁN SET COVERING 2- NHIỆM VỤ LUẬN VĂN : Phân tích tốn tối ưu vi mạch hai lớp, xây đựng mơ hình tốn theo dạng SET COVERING, xây dựng giải thuật giải mơ hình tốn Dựa sở lý thuyết đó, thực chương trình tối ưu vi mạch hai lớp Lý thuyết kiểm chứng chương trình chương trình kiểm thử liệu đầu vào phổ biến giới Kết kiểm thử so sánh với chương trình thời giới 3- NGÀY GIAO NHIỆM VỤ : 05/01/2007 4- NGÀY HOÀN THÀNH NHIỆM VỤ : 05/11/2007 5- HỌ VÀ TÊN CÁN BỘ HƯỚNG DẪN : TS Trần Văn Hoài Nội dung đề cương Luận văn thạc sĩ Hội Đồng Chuyên Ngành thông qua CÁN BỘ HƯỚNG DẪN (Họ tên chữ ký) CHỦ NHIỆM BỘ MÔN QUẢN LÝ CHUYÊN NGÀNH (Họ tên chữ ký) TS Trần Văn Hoài TS Đinh Đức Anh Vũ Nguyễn Văn Tân - 00705153 Trang Tối ưu hóa vi mạch hai lớp với phương pháp dành cho tốn set covering CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH Cán hướng dẫn khoa học : TS TRẦN VĂN HOÀI Cán chấm nhận xét : PGS, TS NGUYỄN HỮU PHƯƠNG Cán chấm nhận xét : GVC, TS ĐINH ĐỨC ANH VŨ Luận văn thạc sĩ bảo vệ tại: Trường Đại học Bách Khoa Tp Hồ Chí Minh HỘI ĐỒNG CHẤM BẢO VỆ LUẬN VĂN THẠC SĨ TRƯỜNG ĐẠI HỌC BÁCH KHOA, ngày 05 tháng 11 năm 2007 Nguyễn Văn Tân - 00705153 Trang Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering LỜI CAM ĐOAN Tôi cam đoan rằng, ngoại trừ kết tham khảo từ cơng trình khác ghi rõ luận văn, cơng việc trình bày luận văn tơi thực chưa có phần nội dung luận văn nộp để lấy cấp trường trường khác Thành phố Hồ Chí Minh, ngày 05 tháng 11 năm 2007 Tác giả Nguyễn Văn Tân Nguyễn Văn Tân - 00705153 Trang Tối ưu hóa vi mạch hai lớp với phương pháp dành cho tốn set covering LỜI CÁM ƠN Tơi cám ơn nhà trường, thầy cô, cán quản lý xây dựng tảng cho trường ngày vững Xin chân thành cám ơn đến quý thầy cô hai năm qua truyền tải lượng tri thức thực tế hữu dụng cho học viên Cao học khóa 2005-2007 Các mơn học sở tảng để học viên nghiên cứu Chân thành cám ơn TS Trần Văn Hoài dày cơng nghiên cứu hướng dẫn tận tình giúp tơi hồn thành tốt luận văn Cám ơn góp ý động viên bạn học viên Cao học khóa 2004-2006 khóa 2005-2007 Đã giúp tơi phần làm luận văn hoàn hảo Một điểm tựa khơng thể thiếu nghiên cứu khoa học gia đình Cám ơn gia đình tơi góp sức chia bớt cơng việc gia đình để tơi có đủ thời gian theo học làm luận văn Tác giả: Nguyễn Văn Tân Nguyễn Văn Tân - 00705153 Trang Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering MỤC LỤC TÓM TẮT ABSTRACT 10 CHƯƠNG 1: CHƯƠNG MỞ ĐẦU .12 1.1 QUY TRÌNH THIẾT KẾ VÀ SẢN XUẤT VI MẠCH (CHIP) 12 1.2 VẤN ĐỀ TỐI ƯU VI MẠCH HAI LỚP 14 1.3 GIẢI QUYẾT VẤN ĐỀ 15 CHƯƠNG 2: KHÁI NIỆM CƠ BẢN .18 2.1 HÀM LUẬN LÝ (BOOLEAN HAY LOGIC FUNCTION) 18 2.2 CÁC PHÉP TOÁN TRÊN HÀM LUẬN LÝ 19 2.2.1 PHẦN BÙ (COMPLEMENT) 19 2.2.2 TÍCH (INTERSECTION-PRODUCT) 19 2.2.3 HIỆU (DIFFERENCE-SUBTRACT) 19 2.2.4 TỔNG (UNION-SUM) 19 2.2.5 HẰNG ĐÚNG (TAUTOLOGY) 20 2.3 BIỂU DIỄN ĐẠI SỐ CỦA HÀM LUẬN LÝ 20 2.4 CUBE, COVER VÀ MINTERM 21 2.4.1 CUBE 21 2.4.2 COVER 21 2.4.3 MINTERM 22 2.5 CÁC PHÉP TOÁN TRÊN CUBE 23 2.5.1 CHỨA (CONTAIN) 23 2.5.2 TÍCH (INTERSECTION-AND-PRODUCT) .23 2.5.3 TỔNG (UNION-OR-SUM) 24 2.5.4 HIỆU (DISTANCE-SUBTRACT) 25 2.5.5 PHẦN BÙ (COMPLEMENT) 27 2.5.6 KHOẢNG CÁCH (DISTANCE) 27 2.5.7 SỰ LIÊN KẾT (CONSENSUS) 28 2.6 IMPLICANT, PRIME VÀ ESSENTIAL PRIME 29 2.6.1 IMPLICANT (TỐN HẠNG HAY TÍCH) 29 2.6.2 PRIME IMPLICANT (TỐN HẠN HAY TÍCH LỚN NHẤT) 30 2.6.3 ESSENTIAL PRIME (TỐN HẠN HAY TÍCH LỚN NHẤT CẦN THIẾT) 30 2.6.4 IRREDUNDANT hay MINIMAL (TẬP PHỦ TỐI THIỂU) 30 2.6.5 SINGLE CUBE CONTAINMENT (SỰ CHỨA BỞI MỘT CUBE ĐƠN) 30 CHƯƠNG 3: CÁC CƠNG TRÌNH LIÊN QUAN 31 3.1 PHƯƠNG PHÁP KARNAUGH MAP (K-MAP) 31 3.1.1 GIẢI THUẬT KARNAUGH MAP 31 3.1.2 NHẬN XÉT 32 3.1.3 VÍ DỤ 32 Nguyễn Văn Tân - 00705153 Trang Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering 3.1.4 CÁC LUẬT ĐƠN GIẢN HÓA CỦA KARNAUGH 33 3.1.5 ÁP DỤNG PHƯƠNG PHÁP KARNAUGH VỚI MƠ HÌNH ĐỒ THỊ .34 3.1.6 ÁP DỤNG PHƯƠNG PHÁP KARNAUGH VỚI MƠ HÌNH “CÂY RÚT GỌN” 35 3.2 PHƯƠNG PHÁP QUINE-MCCLUSKEY 37 3.2.1 GIẢI THUẬT 37 3.2.2 NHẬN XÉT 40 3.2.3 VÍ DỤ 40 3.2.4 ÁP DỤNG PHƯƠNG PHÁP QUINE-MCCLUSKEY VỚI MƠ HÌNH ĐỒ THỊ 48 3.2.5 ÁP DỤNG PHƯƠNG PHÁP QUINE-MCCLUSKEY VỚI MÔ HÌNH “CÂY RÚT GỌN”48 3.3 PHƯƠNG PHÁP ESPRESSO 50 3.3.1 GIẢI THUẬT ESPRESSO-I .50 3.3.2 GIẢI THUẬT ESPRESSO-II 50 3.3.3 NHẬN XÉT 51 3.3.4 VÍ DỤ 52 3.3.5 ÁP DỤNG PHƯƠNG PHÁP ESPRESSO VỚI MƠ HÌNH ĐỒ THỊ 54 3.3.6 ÁP DỤNG PHƯƠNG PHÁP ESPRESSO VỚI MƠ HÌNH “CÂY RÚT GỌN” 54 CHƯƠNG 4: PHƯƠNG PHÁP QUY HOẠCH NGUYÊN CHO MẠCH HAI LỚP .56 4.1 NHẬN XÉT CÁC THUẬT TỐN ĐANG CĨ 56 4.2 MƠ HÌNH SET COVERING CHO MẠCH HAI LỚP 58 4.3 GIẢI THUẬT 59 CHƯƠNG 5: HIỆN THỰC CHƯƠNG TRÌNH 65 5.1 HIỆN THỰC MODULE TẠO PRIME IMPLICANTS 65 5.2 HIỆN THỰC MODULE TẠO ESSENTIAL PRIME IMPLICANTS 67 5.3 HIỆN THƯC MODULE TÌM HIỆU CỦA HAI HÀM ĐẠI SỐ LUẬN LÝ 68 5.4 HIỆN THỰC MODULE TẠO MINTERMS 68 5.5 HIỆN THỰC MODULE TẠO TẬP TIN ĐỊNH DẠNG MPS 70 5.6 HIỆN THỰC MODULE GIẢI MƠ HÌNH SET COVERING 71 5.7 HIỆN THỰC MODULE TỔNG HỢP KẾT QUẢ 73 5.8 HIỆN THỰC MODULE SO SÁNH KẾT QUẢ 73 CHƯƠNG 6: TỔNG KẾT VÀ SO SÁNH KẾT QUẢ 74 6.1 TỔNG KẾT 74 6.2 SO SÁNH KẾT QUẢ 74 CHƯƠNG 7: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN .83 7.1 KẾT LUẬN 83 7.2 HƯỚNG PHÁT TRIỂN CỦA LUẬN VĂN 84 PHỤ LỤC 85 PHỤ LỤC 1: TỐI ƯU VI MẠCH THEO MƠ HÌNH ĐỒ THỊ 85 PHỤ LỤC 2: TỐI ƯU VI MẠCH THEO MƠ HÌNH “CÂY RÚT GỌN” 90 TÀI LIỆU THAM KHẢO 92 Nguyễn Văn Tân - 00705153 Trang Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering TÓM TẮT Luận văn tập trung vào việc tối ưu hóa vi mạch hai lớp, dạng hàm đại số luận lý dạng tổng tích Như biết toán tối ưu hàm luận lý tốn khó thuộc dạng NP-Hard Vì việc giải vấn đề nan giải từ trước đến Đã có cơng trình liên quan giải vấn đề như: Karnaugh, Quine-McCluskey Espresso Đề tài luận văn muốn giải toán phương pháp khác đưa tốn tối ưu mạch hai lớp mơ hình set covering giải mơ hình việc phối hợp số phương pháp khác như: sử dụng phép toán biến đổi hàm luận lý, sử dụng kỹ thuật dominance columns dominance rows, sử dụng giải thuật Branch and Bound dùng kỹ thuật Cutting plane Để thực việc tác giả tìm hiểu lại lý thuyết khái niệm đại số luận lý, phép toán toán hạng hàm luận lý thể chương Người đọc có kiến thức tảng đại số luận lý bỏ qua chương Tuy nhiên, chương 2, tác giả đóng góp phần vào việc tính hiệu trực tiếp hai toán hạng hai hàm luận lý Trước việc tính hiệu hai tốn hạng hay hai hàm thường nhờ vào phép tốn nhân phép toán lấy phần bù: C = A – B = A ∩ B’ Sau tác giả tìm hiểu cơng trình sản phẩm có liên quan giới như: Karnaugh, Quine-McCluskey Espresso trình bày chương Sau nghiên cứu giải thuật thực cơng trình liên quan đến đề tài, tác giả luận văn mơ hình hóa cơng trình lý thuyết đồ thị mơ hình rút gọn Ngồi tác giả xây dựng sở lý thuyết đồ thị cho việc tối ưu vi mạch phụ lục xây dựng mơ hình rút gọn để tối ưu vi mạch hình ảnh phụ lục Giải thuật luận văn đề cập chương Trong chương tác giả trình bày tổng quát vấn đề mà toán tối ưu vi mạch cần quan tâm Sau tác giả xây dựng mơ hình cho tốn cuối trình bày giải thuật phù hợp để giải mơ hình Trong phần tác giả sử dụng công cụ toán học phù hợp cho giai đoạn tối ưu như: phép toán toán hạng hàm, kỹ thuật dominance columns Nguyễn Văn Tân - 00705153 Trang Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering dominance rows, kỹ thuật chọn vùng trọng điểm mơ hình set covering, giải thuật brand and bound cutting plane Phần thực thể chương Trong chương tác giả có số đóng góp nho nhỏ cho khoa học việc cải tiến giải thuật như: giải thuật tìm essential prime implicants, giải thuật tìm minterms, giải thuật tìm hiệu hai hàm đặc biệt kỹ thuật chọn vùng liệu mơ hình set covering Trong chương 6, tác giả so sánh kết với cơng trình khác Ở chủ yếu so sánh với chương trình Espresso Vì chương trình Karnaugh Quine-McCluskey chạy với số biến nhập hạn chế liệu đầu vào dạng bảng luận lý không phù hợp với liệu chương trình luận văn Tác giả dùng “test bench” hệ thống quốc tế để kiểm tra chương trình Đồng thời tác giả trung thực so sánh kết với chương trình espresso Tổng kết cơng việc làm hướng phát triển luận văn đề cập chương Trong chương tác giả nêu lên kết đạt thiếu sót lúc nghiên cứu thực luận văn Hướng phát triển đề tài xây dựng theo hai tiêu chí: thứ nghiên cứu sâu lý thuyết mơ hình set covering kỹ thuật ứng dụng cho giải thuật Brand and Bound Và thứ hai hoàn chỉnh phát triển phần ứng dụng, cải tiến việc tổ chức cấu trúc liệu cho phù hợp, xây dựng thành module để tích hợp vào hệ thống mô thiết kế chế tạo vi mạch Sau nội dung chi tiết luận văn Tác giả: Nguyễn Văn Tân Nguyễn Văn Tân - 00705153 Trang Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering ABSTRACT The thesis concentrates on two-levels of circuit optimization, which is boolean algebra sum of the products As we know, optimal solution of boolean algebra is NP-Hard problem Therefore, to find its solution is a difficult problem There were a lot of related projects: Karnaugh, Quine-McCluskey and Espresso methods The thesis wants to solve the problem by other methods which is to convert two-levels of circuit optimization problem to set covering model and solve the model by combining a few of the methods as: operations transform logic functions, dominance columns and dominance rows technics, Branch-and-Bound algorithm and Cutting plane technics To that, we learned about Boolean Algebra theory and basic concepts, the operations of operands and function which are showed in chapter If you know about basic boolean algebra you can ignore the chapter However, in this chapter, we contribute a part in Boolean Algebra that is directly subtracted computing between two operands or between two functions Before the subtracted computing between two operands or between two functions are used product operation and complement operation: C = A – B = A ∩ B’ After we find out about related researches and products in the world: Karnaugh, QuineMcCluskey and Espresso that are showed in chapter After studying the algorithms and projects that are related to my thesis, I remodeled these projects by graph theory model and reduce tree model Besides, we also built based graph theory for circuit optimization in the first appendix and built reduced tree model to optimize circuit by the flowchart in the second appendix The main algorithm of the thesis was mentioned in chapter In this chapter, we show general problems which optimization circuit needs care about After, we build computing model for this problem and we show the suitable algorithms for solving this model In this part, we use suitable mathematical tools for optimal steps: operand and function operations, dominance columns and dominance rows technics, choosen technics main data area of set covering model, brand and bound algorithm and cutting plane technics The implementation was showed in chapter In this chapter, we also contribute a little to science as to improve algorithms: algorithm to find essential prime implicants, find minterms, find subtraction of two functions, choosen technics main data area for set covering model Nguyễn Văn Tân - 00705153 Trang 10 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering TEST DATA MCNC91 TLEX (Merge) Ord Name Input Output Implicant 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 5xp1 9sym alu4 apex1 apex2 apex3 apex4 apex5 b12 bw clip con1 cordic cps duke2 e64 ex1010 ex4 ex5 inc misex1 misex2 misex3 misex3c o64 pdc rd53 rd73 rd84 sao2 seq spla squar5 t481 table3 table5 vg2 xor5 Z5xp1 Z9sym 14 45 39 54 117 15 23 24 22 65 10 128 8 25 14 14 130 16 10 41 16 16 14 17 25 10 45 50 19 88 28 2 109 29 65 10 28 63 18 14 14 40 3 35 46 14 15 10 75 87 1028 206 1035 280 438 1227 431 87 167 1206 1308 87 65 1024 620 256 34 32 29 1848 305 65 2810 32 141 256 58 1459 2307 32 481 175 158 110 16 128 420 Nguyễn Văn Tân - 00705153 Espresso SOPOi130 Prime Time Prime Time 0:00.00 0:00.64 86 0:00.02 84 0:03.18 575 0:00.19 483 0:19.38 206 0:00.31 429 0:01.79 1035 0:00.76 924 1:08.33 280 0:00.25 447 56:21.97 436 0:00.24 768 0:11.93 1088 0:00.67 1129 43:16.64 43 0:00.01 43 0:01.86 87 0:02.22 Fail 120 0:00.02 120 0:02.40 0:00.00 0:00.36 914 0:03.51 146 10:42.13 163 0:00.23 14 0:14.16 12 0:00.10 11 24:09.86 65 0:00.03 65 0:03.38 284 0:00.38 538 2:45:11 279 0:00.28 228 1:31:22 74 0:00.12 125 0:07.59 30 0:00.00 48 0:01.70 12 0:00.00 19 0:00.98 28 0:00.00 29 0:01.15 690 0:00.35 485 0:18.06 197 0:00.16 0:01.05 65 8:56.77 Fail 4:33.84 145 0:02.45 556 1:30.51 0:00.02 0:00.54 0:00.03 0:00.59 255 0:00.12 255 0:02.89 0:00.00 0:00.77 336 0:00.49 922 18:37.94 260 0:00.67 330 0:11.49 25 0:00.02 28 0:01.18 481 0:00.13 481 0:38.96 175 0:00.10 341 0:08.29 158 0:00.15 301 0:09.68 10 0:00.07 10 0:01.78 16 0:00.00 16 0:00.34 65 0:00.03 70 0:01.79 86 0:00.05 84 0:02.80 Trang 82 Notes Good Good Bad Good Bad Bad Bad Good Good Good Good Bad Good Bad Bad Bad Bad Good Good Good Bad Bad Bad Bad Bad Bad Bad Good Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering CHƯƠNG 7: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 7.1 KẾT LUẬN Luận văn góp phần nhỏ vào việc tối ưu mạch lớp hàm đại số luận lý Thể qua vấn đề sau: ¾ Tính hiệu chất lượng tốt với toán liệu nhỏ: cho kết tối ưu thời gian tính tốn ngắn tiền đồ tốt cho thuật tốn tối ưu nhiều lớp có sử dụng tối ưu hai lớp ¾ Có nhiều khả phát triển xa để nâng chất lượng nghiệm, giảm thời gian tính tốn: dễ dàng bổ sung heuristic vào việc chọn lựa hàng đưa vào toán để giải lại (bước giải thuật chính), dễ dàng điều chỉnh thời điểm dừng thuật toán để tạo giải pháp gần (bước giải thuật chính), dễ dàng điều chỉnh hàm mục tiêu (vector C) tùy theo nhu cầu tối ưu, bổ sung phát triển mặt lý thuyết kỹ thuật toán học ngày để làm tốt thuật tốn, … ¾ Luận văn cịn mắc phải số vấn đề thời gian thực thi giải tốn có mức độ ràng buộc phức tạp như: pdc, ts10, signet, x2dn, x7dn, xparc, misg, mish, misj, ex4, ibm, accpla, jbp, …Tuy nhiên, Chương trình SOPOi24 giải tốt vấn đề pdc, ts10 có kết cải thiện so với chương trình Espresso Trong chương 2: tác giả tổng hợp lại lý thuyết đại số luận lý bổ sung phép toán hiệu cubes hiệu tập cubes Trong chương 3: Trong trình nghiên cứu tác giả mơ hình hóa lại giải thuật trước lý thuyết đồ thị mơ hình rút gọn, tạo điều kiện cho người đọc có góc nhìn khác giải thuật kinh điển Trong chương 4: tác giả xây dựng mơ hình tốn để giải chứng minh tính đắn vấn đề đặt Nguyễn Văn Tân - 00705153 Trang 83 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering Trong chương 5: tác giả xây dựng nên số modules có ích việc tối ưu mạch lớp, như: thuật tốn liệt kê tất minterms, thuật tốn tìm hiệu hàm luận lý, thuật tốn tìm essential prime implicants Bên cạnh đó, tác giả đặt tiêu chí kế thừa cơng trình khác hồn chỉnh như: dùng chương trình Espresso từ trang web http://embedded.eecs.berkeley.edu/pubs/downloads/sis/index.htm để tìm tất prime implicants tìm essential primes Kế thừa công cụ CBC trang web www.coin-or.org để giải toán set covering với tập tin định dạng mps Kết luận văn tổng hợp thành khoa học ngày Về giải thuật, kế thừa giải thuật có trước như: Karnaugh, Quine-McCluskey Espresso Về phần mềm, sử dụng lại vài chức chương trình Espreso sử dụng cơng cụ sẳn có phần mềm CBC trang web www.coin-or.org Về thiết bị, ngày hệ máy tính hệ điều hành hồn chỉnh sản phẩm đầu hiệu Đây tài liệu tham khảo cho muốn tìm hiểu lý thuyết hàm đại số luận lý tổng hợp hay tối ưu vi mạch 7.2 HƯỚNG PHÁT TRIỂN CỦA LUẬN VĂN Luận văn phát triển theo hai hướng sau: Lý Thuyết Ứng dụng Lý thuyết: Khảo sát xây dựng giải thuật giải tốn set covering hồn chỉnh Nghiên cứu sâu giải thuật Branch-and-Bound Cutting Plane Tìm hiểu sâu lý thuyết đại số luận lý báo tối ưu mạch hai lớp Một hướng phát triển giải thuật Espresso hướng multiple value Hướng nghiên cứu tạo cho tiền lệ việc ứng dụng mơ hình tốn vào giải tốn vi mạch Ứng dụng: Cải tiến giải thuật để chương trình chạy nhanh Hồn chỉnh chương trình bổ sung thêm phần hướng dẫn giao diện đồ họa để dễ sử dụng Đóng gói sản phẩm thành module tổng quát để phần mềm khác nhúng sản phẩm vào sử dụng Tích hợp phần tối ưu vi mạch hai lớp vào việc tối ưu vi mạch nhiều lớp xây dựng phịng thí nghiệm thiết kế vi mạch phần mềm hệ thống máy tính tốn song song - HẾT - Nguyễn Văn Tân - 00705153 Trang 84 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering PHỤ LỤC PHỤ LỤC 1: TỐI ƯU VI MẠCH THEO MƠ HÌNH ĐỒ THỊ (Tác giả: Nguyễn Văn Tân) I Đặt vấn đề: Cho mạch số f1= ab + a’b’ hay f2 = a’b + ab’ ta kết luận mạch tối ưu hay chưa? Làm để nhận biết hàm tối ưu? Đây điều kiện dừng giải thuật tối ưu xác Để giải cho vấn đề dùng lý thuyết toán học như: Đại số Boolean hay Lý thuyết đồ thị Ở xây dựng mơ hình lý thuyết đồ thị thể giải số vấn đề tối ưu hàm đại số Boolean (hay mạch số) II Phương án giải quyết: Ta xây dựng đồ thị vô hướng G = với: V: tập hợp minterm hàm E: tập mối liên hệ minterm (hai minterm có liên hệ với chuỗi biểu diễn nhị phân có vị trí khác nhau) Với đồ thị ta xây dựng có số đỉnh tối đa |V|max = 2n Mỗi đỉnh có tối đa n bậc, tổng số bậc tối da n.2n Tổng số cạnh tối đa là: |E|max = n.2n-1 số cạnh (tổng số cạnh = tổng số bậc chia đôi) Ví dụ: f = ab + a’b’ + a’b + ab’ ta triển khai theo hướng nhị phân f = {00, 01, 10, 11} hay hướng thập phân f = {0, 1, 2, 3} Hàm biểu diễn đồ thị sau: 00 11 01 10 Nguyễn Văn Tân - 00705153 Trang 85 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering Hàm f1 = ab + a’b’ hay f2 = a’b + ab’ có đồ thị đồ thị đồ thị cách bỏ bớt đỉnh khơng có hàm cạnh liên quan với đỉnh bỏ Tức là: hàm f1 = ab + a’b’ đỉnh khơng cịn cạnh liên hệ, hàm f2 = a’b + ab’ hai đỉnh Ta nhận xét rằng: - Hàm f tồn chu trình -> -> -> -> chu trình phủ hết số đỉnh đồ thị hàm rút gọn thành implicant Mặt khác số đỉnh số đỉnh lớn (2n đỉnh với n số biến đầu vào) nên hàm số (Tautology) - Hàm f1 f2 có hai đỉnh rời hai hàm tối tiểu hàm chúng gồm implicants Xây dựng giải thuật: Từ ví dụ nhận xét trên, ta có cách nhìn việc tối ưu vi mạch (hàm boolean) lý thuyết đồ thị theo giải thuật sau: G = : đồ thị hàm ban đầu G’ = : đồ thị hàm xét Vc tập đỉnh lại cần tìm tối ưu Chú ý |V’| ≥ Vc số đỉnh cịn cần thiết cho chu trình lại Fkq hàm kết trả sau tối ưu Cách giải xác: Bước 1: Khởi tạo tất minterm hàm boolean Bước 2: Xây dựng đồ thị hàm cho cách liệt kê tất minterm (tập đỉnh) mối liên hệ minterm (tập cạnh) Bước 3: Đưa tất đỉnh có bậc vào hàm kết Đưa cạnh nối với đỉnh bậc vào hàm kết Hủy đỉnh bậc đỉnh bậc để đồ thị Loại đỉnh bậc lớn có cạnh nối với đỉnh bậc khỏi tập xét Bước 4: Tìm tất chu trình có 2n, nn-1, …, 22 Chu trình 21 cạnh 20 đỉnh Các chu trình implicants Bước 5: Ta loại bỏ chu trình phụ thuộc (chu trình phụ thuộc chu trình chu trình khác) và, tìm chu trình độc lập (Prime Implicant) đỉnh chứa chu trình Bước 6: Tìm tập chu trình nhỏ phủ hết tất đỉnh đồ thị (bài toán set covering) Cách giải Heuristic: Bước 1: Khởi tạo tất minterm hàm boolean Nếu hàm cho có số minterm lớn 2n-1 nhỏ 2n ta xét hàm f’ (Complement f) Nếu hàm cho có 2n minterm số (hàm tautology) Nguyễn Văn Tân - 00705153 Trang 86 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering Bước 2: Xây dựng đồ thị hàm cho cách liệt kê tất minterm (tập đỉnh) mối liên hệ minterm (tập cạnh) Bước 3: Nếu đồ thị khơng có cạnh dừng kết luận hàm dược tối ưu Bước 4: Đưa tất đỉnh có bậc vào hàm kết Đưa cạnh nối với đỉnh bậc vào hàm kết Hủy đỉnh bậc đỉnh bậc để đồ thị Loại đỉnh bậc lớn có cạnh nối với đỉnh bậc khỏi tập xét Bước 5: Nếu đồ thị gồm nhiều phần không liên thông ta tối ưu phần khơng liên thơng Sau lấy tổng phần liên thơng Bước 6: Xét phần liên thơng: tìm chu trình có số đỉnh 2k, cho k chạy từ n-1 đến - Nếu khơng có chu trình 2k ta cho k=k-1 chạy lại bước - Nếu có nhiều chu trình số đỉnh ta tách làm nhiều hướng tính khác để xét tối ưu Nếu có chu trình ta chọn chu trình đưa vào hàm kết - Nếu Vx – Vk = dừng ngược lại ta chạy lại bước với k=k-1 Vx = Vx – Vk (Vx đỉnh xét, Vk đỉnh thuộc chu trình 2k) Bước 7: Tổng tất chu trình tìm từ bước bước hàm tối ưu Nguyễn Văn Tân - 00705153 Trang 87 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho tốn set covering III Một số ví dụ: Ví dụ 1: Xét hàm biến đầy đủ: f = a’b’c’ + a’b’c + a’bc’ + a’bc + ab’c’ + ab’c + abc’ + abc f = {000, 001, 010, 011, 100, 101, 110, 111} hay f= {0, 1, 2, 3, 4, 5, 6, 7} Đồ thị có 23 đỉnh đỉnh có bậc (bằng số input) hàm cho số (hàm tautology) Xét chu trình ta tìm chu trình có 23 đỉnh là: -> -> -> -> - -> -> Ví dụ 2: Xét hàm f = {2, 7, 9, 10, 11, 12, 14, 15} ta có đồ thị sau: 12 10 14 11 15 Đồ thị có chu trình {10, 11, 15, 14} tương đương với implicant: 1-1- nút lại tương đương với implicants: {2, 10}: -010, {12, 14}: 11_0, {9, 11}: 10_1 {7, 15}: _111 Bốn implicants cần thiết phủ chu trình {10, 11, 15, 14} chu trình khơng cần thiết hàm kết Do f = {-010, 11_0, 10_1, _111} IV Kết luận: Nguyễn Văn Tân - 00705153 Trang 88 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering Bằng cách làm ta tối ưu hàm logic (mạch số) cách nhanh chóng trực giác với kết thuyết phục Tuy nhiên với n đủ lớn số minterm hàm nhiều sấp xĩ 2n-1 độ phức tạp chương trình lớn Tuy nhiên cách giải giúp ta khơng phải tốn cơng chạy chương trình khơng có cạnh hay số đỉnh 2n Cách giải giảm độ phức tạp đáng kể đồ thị bao gồm nhiều phần không liên thông với V Một số quy tắc rút từ đồ thị trên: Quy tắc 1: Hai minterm 2k kết hợp lại (có mối liên kết) Giá trị minterm ± 2k với k từ –> n-1 Quy tắc 2: Nếu f(xi) = f(xi’) xi khơng cần có mặt hàm f(x) Với x = {x1, x2, …, xn} Vì f(x) = xif(xi’) + xi’f(xi) Quy tắc 3: Nếu minterm hàm cho kết hợp với hàm tối tiểu Suy đỉnh bậc cần thiết cạnh nối với đỉnh bậc cần thiết Quy tắc 4: Hai hàm f(x) g(x) khác tồn xi ∈ x cho f(xi) ≠ g(xi) hay f(xi’) ≠ g(xi’) Quy tắc 5: Một hàm Tautology (hằng số) hàm có số minterm 2n Quy tắc 6: Mỗi minterm quan hệ với tối đa n minterm khác (n số input) Quy tắc 7: Nếu biến xi cần thiết hàm f biểu diễn dang: f(x) = xif(xi’) + xi’f(xi) Quy tắc 8: Ta xây dựng đồ thị hàm cho cách xây dựng đồ thị tautology tương ứng số biến input Sau bỏ đỉnh không minterm hàm với cạnh nối với k Quy tắc 9: Kiểm tra đồ thị có chu trình có đỉnh Các chu trình có 2k đỉnh implicants 10 Quy tắc 10: Chu trình 2k lớn chu trình cần thiết cho hàm kết quà Nhưng cần phải kiểm tra lại tất đỉnh chu trình chọn chu trình cần thiết khác hay chưa Nguyễn Văn Tân - 00705153 Trang 89 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering PHỤ LỤC 2: TỐI ƯU VI MẠCH THEO MƠ HÌNH “CÂY RÚT GỌN” (Tác giả: Nguyễn Văn Tân) I Đặt vấn đề: Cho mạch số f1= ab + a’b’ hay f2 = a’b + ab’ ta kết luận mạch tối ưu hay chưa? Làm để nhận biết hàm tối ưu? Đây điều kiện dừng giải thuật tối ưu xác Để giải cho vấn đề dùng lý thuyết tốn học như: Đại số Boolean, Lý thuyết đồ thị, sơ đồ định BDD, hay xây dựng rút gọn Sau xây dựng mơ hình rút gọn thể giải số vấn đề tối ưu hàm đại số luận lý (hay mạch số) II Phương án giải quyết: Xây dựng rút gọn theo phương pháp sau: Bước 1: Xây dựng nút lá: Từ hàm cho ta tạo minterms, minterms nút Bước 2: Tạo nút trung gian nút gốc lớn Từ nút ta xây dựng lên nút trung gian cách gộp hai nút khác vị trí cách biểu diễn dạng đại số Bước 3: Từ nút trung gian ta tạo nút trung gian lớn tạo khơng cịn kết hợp nút trung gian Hai nút trung gian khác vị trí hay vị trí có giá trị giống kết hợp lại thành nút trung gian lớn Bước 4: Các nút trung gian có khả liên kết thành nút lớn đánh dấu bị loại Cây rút gọn có thề có nhiều nút gốc Giải thuật tìm tập phủ tối thiểu cho rút gọn: Bước 1: Tìm nút bị phủ nút gốc Nút gốc nút gốc cần thiết Bước 2: Đánh dấu tất cảc nút bị phủ nút gốc cần thiết Các nút đánh dấu nút chọn vào hàm kết Bước 3: Tìm nút trội loại bỏ chúng Nút A trội nút B nút A bị phủ tập nút gốc mà tập nút gốc chứa tập nút gốc phủ nút B Bước 4: Tìm nút gốc trội loại bỏ nút gốc bị trội Nút gốc A trội nút gốc B nút gốc A phủ tập nút mà tập chứa tập nút bị phủ nút gốc B Bước 5: Giải cịn lại để tìm tập nút gốc nhỏ mà phủ hết tất nút lại Nguyễn Văn Tân - 00705153 Trang 90 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho tốn set covering III Ví dụ: f = a’b’ + ab’ + ab ta triển khai theo hướng nhị phân f = {00, 10, 11} Hàm biểu diễn rút gọn sau: IV Kết luận: Bằng cách làm ta mơ giải thuật Quine-McCluskey giải thuật Espresso hình ảnh Tuy nhiên với n đủ lớn số minterm hàm nhiều sấp xĩ 2n-1 độ phức tạp đồ thị phức tạp Tuy nhiên cách giải giúp ta khơng phải tốn cơng chạy chương trình sơ đồ đơn giản Cách giải giảm độ phức tạp đáng kể rút gọn bao gồm rời Nguyễn Văn Tân - 00705153 Trang 91 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering TÀI LIỆU THAM KHẢO [1] T.C Bartee “computer design of multiple-output logical networks” IRE Trans On Elect-and Comp., pp 21-30, March 1961 [2] N.N Biswas, Introduction to logic and Switching Theory, Gordon & Breach Science, New York, 1975 [3] R.K Brayton, G.D Hachtel, C.T McMullen, and A.L Sangiovanni-vincentelli, “Logic Minimization Algorithms for VLSI Synthesis”, Kluwer Academic Publishers, dordrecht, 1984 [4] R.K Brayton, P.C McGeer, J Sanghavi, and A.L Sangiovanni-Vincentelli, “A new exact minimizer for two-level logic synthesis,” logic synthesis and Optimization, pp 131, T.Sasao Ed., Kluwer Academic Publishers, Dordrecht, 1993 [5] R.E Bryant, “Graph-based algorithms for boolean functions manipulation, “IEEE Trans on Comp., C-35, No 8, pp 677-692, Aug 1986 [6] R.E Bryant “Symbolic Boolean Manipulations with Ordered Binary Decision Diagram,” ACM Computing Surveys, Vol 24, No.3, pp 293-318, Sep 1992 [7] A.K Chandra G Markowsky, “on the Number of prime Implicants,” Discrete mathematics, Vol.24, pp.7-11,1978 [8] O Coudert and J.C madre, “Implicit and incremental computation of primes and essential primes of Boolean functions,” Proc 29 th DAC, CA, USA, pp 36-39, june 1992 [9] O Coudert and J.C madre, “A new graph bassed prime computation technique,” Logic Symthesis and Optimization, pp.33-57, T.Sasao Ed., Kluwer Academic pubishers, Dordrecht, 1993 [10] O Coudert and J.C madre, “Towards a symbolic logic minimization algorithm,” Proc VLSl Design, Bombay, India, Jan 1993 [11] O Coudert and J.C madre, “Fault tree analysis: 1020 prime implicants and beyond,” Proc Annual Reliability and maintainabilyty Symp Atlanta, GA, USA, pp.240-245, Jan.1993 [12] O Coudert J.C madre, and H Fraisse “A new viewpoint on two-level logic minimization.” Proc 30 th DAC, Dallas, TX, USA, pp 625-630, June 1993 [13] O Coudert J.C madre, H Fraisse, and H.Touati, “Implicit prime cover computation: An overview.” Proc Of SASIMI’93, Nara, Japan, Oct 1993 [14] O Coudert, “two-level logic minimization: An overview,” Integration, Vol 17 No pp 97-140, Oct 1994 [15] O Coudert, “Doing two-level logic minimization 100 times faster,” Proc Of Symposium on Discrete Algorithms (SODA) Pp 112-121 CA, Jan 1995 Nguyễn Văn Tân - 00705153 Trang 92 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering [16] O Coudert and J.C madre, “New ideas for sloving covering problems.” Proc Of 32 nd DAC Pp 641-646 CA, June 1995 [17] O Coudert, “On Solving Covering Problems,” Proc Of 33 rd DAC, pp 197-202 Las Vegas NV, June 1995 [18] R.B Cutler and S Muroga, “Useless prime implicants of incompletely specified multiple-output switching functions,”lnt’l Journal of computer and Information Sciences, Vol 9, No.4, 1980 [19] D.L Detmeyer Logic Design of Digital Systems (2nd Edition), Allyn and Bacon Inc., Boston 1978 [20] J Doyle, “A truth maintenance system,” Artificial intelligence, Vol 12, pp 231-271, 1979 [21] J.F Gimpel, “A reduction technique for prime implicant tables,” IEEE Trans On Elect Comp., EC-14, pp 535-541, 1965 [22] F.I Goldberg, L.P Carloni, T Villa, R.K Brayton, and A.L SangiovanniVincentelli, “Negative thinking by incremental problem solving: Application to unate covering,” Proc Of ICCAD’97, pp 91-97, 1997 [23] Gary D Hachtel and Fabio Somenzi “Logic synthesis and verification algorithms” Springer Publishers, First Softcover Edition ©2006 [24] D.F Hasl, “Advanced concepts in fault tree analysis,” Proc System Safety Symposium, Seattle, USA, June 1965 [25] Soha Hassoun and Tsutomu Sasao “Logic synthesis and verification” Copyright© 2002 by Kluwer Academic Publishers, Second Printing 2003 [26] F.J Hill and G R Peterson, Computer Aided Logic Design with Emphases on VLSI, Wiley, 1993 [27] S.J Hong, R G Cain, and D.L Ostapko, “MINI: A heuristic approach for logic minimization,” IBM Journal R&D, pp 443-458, 1974 [28] T.V Hoai, “Brand-And-Bound based methods for Integer Programs”, Kỷ yếu Hội nghị Khoa học & công nghệ lần thứ 9, Đại học Bách Khoa TPHCM, phân ban CNTT, 2006 [29] H.R Hwa, “A method for generating prime implicants of a Boolean expression,” IEEE Trans On Comp., pp 637-641, June 1974 [30] M Karnaugh, “The map method for synthesis of combinational logic circuits,” AIEE Trans On Comm & Elect., Vol 9, pp 593-599, 1953 [31] J De Kleer, “An assumption-based TMS,” Artificial Intelligence, Vol 28, pp 127162, 1986 [32] J De Kleer and B.C Williams, “Diagnosing multiple faults,” Artificial Intelligence, Vol 32, pp 97-130, 1987 [33] Z kohavi, Switching and Finite automata Theory, McGraw-hill Book Co., 1970 Nguyễn Văn Tân - 00705153 Trang 93 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering [34] Y S Kuo, “Generating essential primes for a Boolean function with multiple-valued inputs,” IEEE Trans on Comput., Vol C-36, No.3, march 1987 [35] S Liao and S Devadas, “Solving covering problems using LPR-based lower bounds,” Proc 34th DAC Conference, Anaheim, CA, USA, pp 117-120, June 1997 [36] E.L Jr McCluskey, “Minimization of boolean function,” Bell System Technical Journal, Vol 35, pp 1417-1444, April 1959 [37] E J McCluskey, Introduction to the Theory of Switching Circuits, McGraw-Hill, New York, 1965 [38] C McMullen and J Shearer, “Prime implicants, minimum covers, and the complexity of logic simplification,” IEEE Trans on Comp., Vol C-35, pp 761-762, Aug 1986 [39] Giovanni De Michelli “Synthesis and Optimization of Digital Circuits” Copyright© 1994 by McGraw- Hill Publishers, Printing 1994 [40] S Minato, “Fast generation of prime-irredundant covers from binary decision diagrams,” IEICE Trans Fundamentals, Vol E76-A, No.6,pp.967-973, June 1993 [41] E Morreale, “Recursive operators for prime implicant and irredundant normal form determination,” IEEE Trans on Comp., Vol C-19, PP 504-509, June 1970 [42] S Muroga “Logic design and Switching Theory”, Wiley-Interscience Publication, 1979 [43] C.H Papadimitriou and K Steiglitz, “Combinatorial Optimization Algorithms and Complexity” Dover Publications, INC Mineola, New York, 1998 [44] W.V.O Quine, “The problem of simplifying truth function,” American Math, Monthly, Vol 59, pp.521-531, 1952 [45] W.V.O Quine, “A way to simplify truth functions,” American Math, Monthly, Vol 62, pp 627-631, 1955 [46] W.V.O Quine, “On cores and prime implicants of truth function,” American Math, Monthly, Vol 66, pp 755-760, 1959 [47] R Reiter, “A theory of diagnosis from first principles,” Artificial Intelligence, Vol 32, pp 57-95, 1987 [48] R Reiter and J De Kleer, “Foundations for assumption-based truth maintenance systems,” Proc AAAI National Conference’87, Seattle, pp 183-188, july 1987 [49] V.T Rhyne, P.S Noe, M.H McKinney, and U.W Pooch, “A new technique for the fast minimization of switching functions” IEEE Trans on Comp., Vol C-26, No 8, pp 757-764, 1977 [50] J.A Robinson, “A machine-oriented logic based on the resolution principle,” Journal of ACM Vol 12, pp 23-41, 1965 [51] S Robinson and R House, “Gimpel’s reduction technique extended to the covering problem with costs,” IEEE Trans on Elect Comp., Vol EC-16, pp 509-514, Aug 1967 Nguyễn Văn Tân - 00705153 Trang 94 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering [52] J.P Roth, “Algcbraic Topological Methods for the Synthesis of Switching Systems,” Trans of American Math Society, Vol 88, No.2.pp.301-326, 1958 [53] R L Rudell, Multiple-Valued Logic minimization for PLA Synthesis, Research Report, UCB M86/65, 1986 [54] R L Rudell and A.L Sangiovanni-Vincentelli, “Multiple valued minimization for PLA optimization,” IEEE Trans on CAD, Vol.6, No.5, pp 727-750, Sept 1987 [55] R L Rudell, Logic Synthesis for VLSI Design, PhD Thesis UCB/ERL M89/49, 1989 [56] T Sasao, “An application of multiple-valued logic to a design of programmable logic arrays,” Proc Int’l Symp On Multiple-Valued Logic, pp 65-72, May 1978 [57] T.Sasao, “Input variable assignment and output phase optimization of PLA’s,” IEEE TC, Vol C-33, No.10,pp.879-894 Oct 1984 [58] T Sasao and J.T.Butler, “Worst and best irredundant sum-of-products expressions,” IEEE Trans on Comp., Vol 50, No.9,Sept 2001 [59] J.R Slage, C.L Chang, and R.C.T Lee, “Completeness theorems for semantics resolution in consequence finding,” Proc Int Join Conference on Artificial Intelligence, pp 281-285, 1969 [60] J.R Slage, C.L Chang, and R.C.T Lee, “A new algorithm for generating prime implicants,” IEEE Trans on Comp., Vol.C-19, No.4, pp 304-310, 1970 [61] A Svoboda and D.E White, Advanced Logical Circuit Design Techniques, Garland Press, New York, 1979 [62] G.M Swamy, P.McGeer, and R.K Brayton, “A fully Quine-McCluskey procedure using BDD’s,” Proc IWLS’93, May 1993 [63] P Tison, “Generalized consensus theory and application to the minimization of Boolean functions,” IEEE Trans on Elect Comp., Vol.EC-16, No.4, pp 446-456, 1967 Nguyễn Văn Tân - 00705153 Trang 95 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho tốn set covering LÝ LỊCH TRÍCH NGANG Họ tên: NGUYỄN VĂN TÂN Ngày sinh: 18/05/1971 Nơi sinh: Nha Trang – Khánh Hòa Địa liên lạc:241 Hoàng Văn Thụ, Phường 8, Quận Phú Nhuận, Thành Phố Hồ Chí Minh Điện thoại: 090.372.1972 – 08.3720.4917 Email: vantan@cse.hcmut.edu.vn, dr.vantan@gmail.com QUÁ TRÌNH ĐÀO TẠO THỜI GIAN 1990 – 1995 HỆ ĐÀO TẠO CHÍNH QUY 2005 – 2007 CHÍNH QUY NGÀNH KHOA HỌC MÁY TÍNH KHOA HỌC MÁY TÍNH NƠI HỌC TRƯỜNG ĐH BÁCH KHOA TP HCM TRƯỜNG ĐH BÁCH KHOA TP HCM GHI CHÚ Q TRÌNH CƠNG TÁC THỜI GIAN 1995 – 1997 CHỨC VỤ NHÂN VIÊN CƠ QUAN CƠNG TY AIC 1998 – 2003 TRƯỞNG PHỊNG CƠNG TY GPC 2003 – 2008 GIÁM ĐỐC CÔNG TY GPC 2008 – NOW GIẢNG VIÊN TRƯỜNG ĐHBK TPHCM Nguyễn Văn Tân - 00705153 ĐỊA CHỈ 81 CƠNG HỊA, Q TÂN BÌNH, TPHCM 143 HOÀNG VĂN THỤ, PHÚ NHUẬN, TPHCM 241 HOÀNG VĂN THỤ, PHÚ NHUẬN, TPHCM 268 LÝ THƯỜNG KIỆT, QUẬN 10 GHI CHÚ Trang 96 ... : TỐI ƯU HÓA VI MẠCH HAI LỚP VỚI CÁC PHƯƠNG PHÁP DÀNH CHO BÀI TOÁN SET COVERING 2- NHIỆM VỤ LUẬN VĂN : Phân tích tốn tối ưu vi mạch hai lớp, xây đựng mơ hình tốn theo dạng SET. .. 36 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering 3.2 PHƯƠNG PHÁP QUINE-MCCLUSKEY Giải thuật Quine-McCluskey (phương pháp prime implicants) phương pháp sử dụng cho vi? ??c tối. .. 00705153 Trang 12 Tối ưu hóa vi mạch hai lớp với phương pháp dành cho toán set covering quát cao có nhiều điểm chưa hợp lý Tự động hóa q trình tối ưu vi mạch giúp điều chỉnh vi mạch theo tiêu chí